RISC-V IDE MRS使用笔记(三):提升浮点计算效率

已于 2022-10-11 14:29:16 修改
阅读量1.9k 收藏 1
点赞数
分类专栏： RISC-V RISC-V IDE ARM IDE 文章标签： risc-v mcu ide 嵌入式 单片机
于 2022-10-11 14:19:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36353650/article/details/127262634
版权
RISC-V IDE 同时被 3 个专栏收录
61 篇文章 63 订阅
订阅专栏
RISC-V
59 篇文章 34 订阅
订阅专栏
ARM IDE
51 篇文章 6 订阅
订阅专栏

RISC-V IDE MRS使用笔记(三):提升浮点计算效率

MRS内置CH32V30X系列芯片，此系列芯片支持FPU（浮点计算单元），想要打开时需要开启相应的扩展，如下图所示。

在这里插入图片描述

此时如果编译单精度类型的浮点变量，就会启用FPU进行浮点计算，提高浮点计算效率。
但是当我们使用浮点常量时需要注意，例如 A * 11.22，此时11.22默认是会被当做双精度浮点类型处理，会调用运行库内部的函数来处理，大大降低了效率，解决办法一个是在浮点常量后面加f，例如11.22f，所有浮点常量都要如此，第二个方法是在全局设置浮点常量为单精度，如下图所示，
在这里插入图片描述

全局设置完成之后，浮点常量就会被默认为单精度处理，更好的利用FPU 提高效率。

MounRiver_Studio
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 7
    评论
专栏目录
浮点数操作效率比较（乘法 VS 比较大小）
Win32工业软件开发
04-10 4119
     通常认为浮点数的乘法是比较消耗时间的操作，在算法设计上也通常以乘法的次数评估时间复杂度。而很少会注意到浮点数的比较也是一个耗时的操作。     有一个问题会涉及到这两者的比较。在执行一个向量与矩阵的乘法时，是直接执行所有的乘法，不管矩阵中是否有大量的0；还是事先判断元素是否为0，然后再执行乘法。      下面用两段测试程序对这两种操作进行了比较。在下面一段代码中执行一亿次的
RISC-V与主流处理器设计
weixin_48456542的博客
06-19 2115
讲述现代主流处理器的基本框架设计原理和方法以及RISC-V的基本ISA
CH32V系列是基于青稞RISC-V内核设计的工业级通用微控制器
最新发布
ivy15986837715的博客
04-24 989
CH32V系列是基于青稞RISC-V内核设计的工业级通用微控制器，包括CH32V305 连接型MCU、 CH32V307互联型MCU、CH32V208 无线型MCU等。CH32V30x系列基于青稞V4F微处理器设计，支持单精 度浮点指令和快速中断响应，支持144MHz主频零等待运行，提供8组串口、4组电机PWM高级定时器、 SDI0、DVP数字图像接口、4组模拟运放、双ADC单元、双DAC单元，内置USB2. 0高速PHY收发器 (480Mbps)、千兆以太网MAC及10兆物理层收发器等。
RISC-V指令集架构------RV32F/RV32D浮点扩展指令集
qq_38798111的博客
03-23 4704
RV32D和RV32F是RISC-V指令集架构中的浮点扩展指令，用于支持浮点运算。其中，RV32D是双精度浮点扩展指令，而RV32F是单精度浮点扩展指令。在RISC-V中，浮点扩展指令是可选的，需要根据具体应用场景来选择是否使用。如果应用场景需要进行浮点运算，那么就需要使用RV32D和RV32F指令集扩展。
RISC-V基础之浮点指令（包含实例）
欢迎交流！
08-04 2500
例如，FMV.X.W指令将一个单精度浮点数从浮点寄存器移动到整数寄存器，FMV.W.X指令将一个32位整数从整数寄存器移动到浮点寄存器。- 浮点比较指令：用来在浮点寄存器之间进行浮点数的相等、小于、小于等于等比较，并将布尔结果记录在整数寄存器中。例如，FCVT.S.D指令将一个双精度浮点数转换为一个单精度浮点数，FCVT.W.S指令将一个单精度浮点数转换为一个32位整数。例如，FLW指令从内存加载一个单精度浮点数到浮点寄存器，FSW指令将一个单精度浮点数从浮点寄存器存储到内存。
ESP32 Xtensa(HIFI4/HIFI5) 处理器架构总结
热门推荐
tugouxp的专栏
02-15 1万+
使用寄存器窗口这种架构思路的芯片不止xtensa一家，其它比如Intel Itanium，Oracle SPARC也都有类似的机制实现。参考文档。
RISCV的浮点计算单元FPU
03-21 2355
1.机器特征寄存器CSR_MISA 通过该寄存器可以查询当前处理器是否支持单精度浮点计算，是否支持双精度浮点计算，只要支持其中之一，就表示当前处理器支持浮点计算。 csrr t0, CSR_MISA andi t0, t0, （COMPAT_HWCAP_ISA_F | COMPAT_HWCAP_ISA_D） beqz t0, out //直接跳出表示机器硬件不支持浮点计算单元 /*此处代码，表示机器硬件支持浮点计算单元*/...
The RISC-V Instruction Set Manual Volume II: Privileged Architecture最新版
04-21
RISCV指令集-特权指令集
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
RISC-V，全称为“Reduced Instruction Set Computer - Version 5”，是一种开放源代码的指令集架构，旨在提供简单、高效且可扩展的计算平台。这个项目涵盖了计算机组成原理的核心概念，包括硬件描述语言（如Verilog...
RISC-V版本计算机组成与设计课件.zip
11-17
RISC-V的设计原则也会被提及，比如减少指令数量、简化指令格式以提高执行效率。 “第二章”可能涵盖了RISC-V ISA的概述，包括其基本指令集、寻址模式和数据类型。RISC-V的特点如固定长度的指令、明确的指令功能以及...
RISC-V Debug SpecificationVersion 1.0-STABLE
10-23
《RISC-V Debug Specification Version 1.0-STABLE》是RISC-V架构的调试规范，由Paul Donahue和Tim Newsome等人编辑，旨在为RISC-V处理器的开发者和实现者提供一套稳定的调试标准。该规范在保持向后兼容性的前提下...
fpu-riscv
02-10
佛蒙特州的计算与概念统一评估 亲缘关系 某些人会在凿子设计和测试器方面败北。 莱斯·科特斯·德·桑特·瓦尔布尔斯倾注了Ubuntu，并倾注了。 Tout d'abord Java ： sudo apt-get install default-jdk 套房l'outil sbt ： echo "deb https://dl.bintray.com/sbt/debian /" | sudo tee -a /etc/apt/sources.list.d/sbt.list sudo apt-key adv --keyserver hkp://keyserver.ubuntu.com:80 --recv 642AC823 sudo apt-get update sudo apt-get install sbt Enfin，GtkWave倾倒可视化仪的时间表： sudo apt
RISC-V-Reference-Data指令卡片-考试版1
08-03
2. 寄存器架构：RISC-V 指令集架构使用 32 个整数寄存器和 32 个浮点寄存器。 3. 指令类型：RISC-V 指令集架构提供了多种类型的指令，包括算术指令、逻辑指令、移位指令、 Load/Store 指令等。 RISC-V 指令集架构的...
RISC-V 架构及MRS 开发环境介绍
小王的博客
09-15 4874
一.设计背景 RISC-V，第五代开源 RISC 指令集架构，作为近年来开源芯片技术的突出代表，受到国内外各领域的广泛关注。为了进一步促进 RISC-V 在嵌入式等领域的应用，江苏省计算机学会、单片机与嵌入式系统应用杂志社、21IC 电子网、沁恒微电子联合举办首届 RISC-V MCU 创新应用邀请赛。 二.RISC-V架构介绍 1. RISC 架构的起源 1981年，在David Patterson（大卫·帕特森）的 带领下，美国加州大学伯克利分校的一个研究团队起 草了RISC-I，是今天RISC架构的基
RISC-V学习笔记【执行】
qq_40500005的博客
06-12 2635
蜂鸟E200的EXU单元 蜂鸟E200系列CPU是两级流水线架构，其译码、执行、交付、写回功能全部处于流水线的第二级 这些功能使用执行单元EXU完成，EXU功能如下 将IFU通过IR寄存器发送给EXU的指令进行译码与派遣（会在下面介绍） 通过译码得出的操作数寄存器索引读取寄存器组 维护指令的数据相关性 将指令派遣给不同的运算单元执行 交付指令 将指令的运算结果写回寄存器组 译码 经典五级流水线结构中，取指-译码-执行分为三个阶段进行，通过译码让CPU获取指令读取/写回的操作数寄存器索引、指令类型、指令操
RISC-V学习（一）
Caramel_biscuit的博客
10-15 1967
RISC-V诞生于近十年，而大多数指令集诞生于20世纪70年代，并且它是一个开源的指令级架构。与所有的旧架构不同，它的未来不受任何单一公司的浮沉或一时兴起的决定的影响。它属于一个开放的，非盈利性质的基金会。RISC-V基金会的目标是保持RISC-V的稳定性，仅仅出于技术原因缓慢而谨慎地发展它，并试图让它之于硬件如同Linux之于操作系统一样受欢迎。
RISC-V与ARM
IT_Beijing_BIT的博客
06-27 2611
RISC-V与ARM一级目录二级目录三级目录 一级目录 二级目录 三级目录
CPU原理（RISC指令系统，内部结构，流水线）
liuchao1986105的专栏
06-05 7478
一、指令系统指令系统是一个CPU所能够处理的全部指令集合，比如多数个人电脑采用的是x86指令集。CPU对指令需要进行译码才能运行，指令一般包含操作码和地址码，简单的例子为：某个指令系统的指令长度为32位，操作码长度为8位，地址长度也为8位，且第一条指令是加，第二条指令是减。当它收到一个“00000010000001000000000100000110”的指令时，先取出它的前8位操作码，即00000
RISC-V简介
Eddy的博客
01-01 9261
RISC-V是一个自由和开放的ISA（开源指令集架构），通过开放的标准协作实现处理器创新的新时代。RISC-V ISA在架构上提供了一个新的自由、可扩展的软件和硬件自由级别，为未来50年的计算设计和创新铺平了道路。...
uCore OS(on RISC-V64)实验指导书1
08-04
uCore OS(on RISC-V64)实验指导书是一份针对RISC-V架构的系统级实验教程，特别强调了RISC-V指令集的模块化特性。RISC-V是一种开放源码的指令集架构，其设计初衷是提供可扩展性和灵活性，通过模块化的方式分为多个...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值