RISC-V架构下 FPU Context 的动态保存和恢复

最新推荐文章于 2023-01-26 13:19:06 发布
最新推荐文章于 2023-01-26 13:19:06 发布
阅读量939 收藏 3
点赞数
分类专栏： RT-Thread 文章标签： risc-v 嵌入式 物联网 rtthread
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/rtthreadiotos/article/details/125402659
版权
本文介绍了在RISC-V架构中如何处理FPU上下文的动态保存和恢复，通过分析硬件和软件环境，新建工程并创建测试线程，展示了静态保存和动态保存两种方法。动态保存主要根据mstatus.fs域的状态来决定是否保存浮点寄存器，以提高系统切换效率。通过参考Zephyr OS的实现，作者提出了一种优化方案，并讨论了不同状态下的处理策略，最终解决了浮点运算线程之间的上下文问题。
摘要由CSDN通过智能技术生成

本文由RT-Thread论坛用户@blta原创发布：https://club.rt-thread.org/ask/article/248051628070d52e.html

在 RISC-V移植那些事中 文章中提到了对 RISC-V架构FPU移植部分的优化，最近找工作，这件事做的断断续续，终于完成了。

开发环境

硬件

这次选用了Nuclei和中国移动芯昇科技合作的CM32M433R-START的RISC-V生态开发板，该开发板今年刚出来，比较新，采用芯来科技N308内核（RV32IMACFP）符合我们的FPU测试需求，99元价格也很便宜，果断入手测试，顺便支持一下！

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-jl6JrnLU-1655860145499)(https://oss-club.rt-thread.org/uploads/20220620/41ca1bc4c2cd198af3df26cbf4d87a80.png.webp “image-20220611084812507.png”)]

more info , refer to https://www.rvmcu.com/quickstart-show-id-13.html

软件

由于rt-thread和rt-thread studio 目前还不支持该开发板，先使用官方Nuclei Studio测试

Nuclei Studio 2022.04

CM32M4xxR-Support-Pack-v1.0.2-win32-x32.zip

新建工程

1）基于CM32M433R_START开发板新建工程

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-kanxKDV4-1655860145499)(https://oss-club.rt-thread.org/uploads/20220620/d6c5eb3e46bb229776aba52218402777.png.webp “image-20220613095756782.png”)]

2）基于RT-Thread新建工程

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-4DYj5yKa-1655860145500)(https://oss-club.rt-thread.org/uploads/20220620/b574e837f0b8024bf33fcb21a97cbb7a.png.webp “image-20220613100215099.png”)]

3）编译测试

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Nd15mGRG-1655860145501)(https://oss-club.rt-thread.org/uploads/20220620/e13e559558691e66d33cf4ba0415a985.png.webp “image-20220613100807716.png”)]

这次使用的CMlink-OpenOCD 速度很给力啊，很快就加载成功！

新建测试线程

由于官方的例程切换时暂未对FPU部分上下文处理,所以一旦有多个牵涉到浮点寄存器操作的线程，就可能导致FPU上下文不一致。

.align 2
.global eclic_msip_handler
eclic_msip_handler:
    addi sp, sp, -RT_CONTEXT_SIZE
    STORE x1,  1  * REGBYTES(sp)    /* RA */
    STORE x5,  2  * REGBYTES(sp)
    STORE x6,  3  * REGBYTES(sp)
    STORE x7,  4  * REGBYTES(sp)
    STORE x8,  5  * REGBYTES(sp)
    STORE x9,  6  * REGBYTES(sp)
    STORE x10, 7  * REGBYTES(sp)
    STORE x11, 8  * REGBYTES(sp)
    STORE x12, 9  * REGBYTES(sp)
    STORE x13, 10 * REGBYTES(sp)
    STORE x14, 11 * REGBYTES(sp)
    STORE x15, 12 * REGBYTES(sp)
#ifndef __riscv_32e
    STORE x16, 13 * REGBYTES(sp)
    STORE x17, 14 * REGBYTES(sp)
    STORE x18, 15 * REGBYTES(sp)
    STORE x19, 16 * REGBYTES(sp)
    STORE x20, 17 * REGBYTES(sp)
    STORE x21, 18 * REGBYTES(sp)
    STORE x22, 19 * REGBYTES(sp)
    STORE x23, 20 * REGBYTES(sp)
    STORE x24, 21 * REGBYTES(sp)
    STORE x25, 22 * REGBYTES(sp)
    STORE x26, 23 * REGBYTES(sp)
    STORE x27, 24 * REGBYTES(sp)
    STORE x28, 25 * REGBYTES(sp)
    STORE x29, 26 * REGBYTES(sp)
    STORE x30, 27 * REGBYTES(sp)
    STORE x31, 28 * REGBYTES(sp)
#endif
    /* Push mstatus to stack */
    csrr t0, CSR_MSTATUS
    STORE t0,  (RT_SAVED_REGNUM - 1)  * REGBYTES(sp)
    
    ...
    
        /* Restore Registers from Stack */
    LOAD x1,  1  * REGBYTES(sp)    /* RA */
    LOAD x5,  2  * REGBYTES(sp)
    LOAD x6,  3  * REGBYTES(sp)
    LOAD x7,  4  * REGBYTES(sp)
    LOAD x8,  5  * REGBYTES(sp)
    LOAD x9,  6  * REGBYTES(sp)
    LOAD x10, 7  * REGBYTES(sp)
    LOAD x11, 8  * REGBYTES(sp)
    LOAD x12, 9  * REGBYTES(sp)
    LOAD x13, 10 * REGBYTES(sp)
    LOAD x14, 11 * REGBYTES(sp)
    LOAD x15, 12 * REGBYTES(sp)
#ifndef __riscv_32e
    LOAD x16, 13 * REGBYTES(sp)
    LOAD x17, 14 * REGBYTES(sp)
    LOAD x18, 15 * REGBYTES(sp)
    LOAD x19, 16 * REGBYTES(sp)
    LOAD x20, 17 * REGBYTES(sp)
    LOAD x21, 18 * REGBYTES(sp)
    LOAD x22, 19 * REGBYTES(sp)
    LOAD x23, 20 * REGBYTES(sp)
    LOAD x24, 21 * REGBYTES(sp)
    LOAD x25, 22 * REGBYTES(sp)
    LOAD x26, 23 * REGBYTES(sp)
    LOAD x27, 24 * REGBYTES(sp)
    LOAD x28, 25 * REGBYTES(sp)
    LOAD x29, 26 * REGBYTES(sp)
    LOAD x30, 27 * REGBYTES(sp)
    LOAD x31, 28 * REGBYTES(sp)
#endif

    addi sp, sp, RT_CONTEXT_SIZE
    mret

浮点线程1

thread1里加了一个稍复杂的浮点操作

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Rd3qPtDf-1655860145502)(https://oss-club.rt-thread.org/uploads/20220620/724f625649d04e77e92284514d459188.png.webp “image-20220613175241185.png”)]

浮点线程2

thread2简单些

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ZAaM7vLl-1655860145502)(https://oss-club.rt-thread.org/uploads/20220620/ad36e2f662fce56f68451497988c474c.png.webp “image-20220613174511111.png”)]

线程优先级

thread1和thread2有相同优先级，时间片轮询执行。

thread1 = rt_thread_create("thread1",thread1_entry, NULL, 1024, 11, 1);
if(thread1 != NULL)
{
	rt_thread_startup(thread1);
}
else
{
	printf("\r\n create thread1 failed\r\n");
}

thread2 = rt_thread_create("thread2",thread2_entry, NULL, 1024, 11, 1);
if(thread2 != NULL)
{
	rt_thread_startup(thread2);
}
else
{
	printf("\r\n create thread2 failed\r\n");
}

运行结果

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-pbVpuaGM-1655860145503)(https://oss-club.rt-thread.org/uploads/20220620/6bf93670b928e9a323af4a8fe780964d.png “image-20220613174640185.png”)]

线程1在第一次切换后，res部分就出现了异常，稍后我们观察一下改进FPU后能否解决该问题

FPU静态保存

参考rtthread ch32v307 BSP, 使用FPU静态保存，即不判断Mstatus.FS域直接全保存FPU部分的寄存器

Stack frame

首先，修改stack_frame, 增加32个float registers f0~f31

struct rt_hw_stack_frame
{
    rt_ubase_t epc;        /*!< epc - epc    - program counter                     */
    rt_ubase_t ra;         /*!< x1  - ra     - return address for jumps            */
    rt_ubase_t t0;         /*!< x5  - t0     - temporary register 0                */
    rt_ubase_t t1;         /*!< x6  - t1     - temporary register 1                */
    rt_ubase_t t2;         /*!< x7  - t2     - temporary register 2                */
    rt_ubase_t s0_fp;      /*!< x8  - s0/fp  - saved register 0 or frame pointer   */
    rt_ubase_t s1;         /*!< x9  - s1     - saved register 1                    */
    rt_ubase_t a0;         /*!< x10 - a0     - return value or function argument 0 */
    rt_ubase_t a1;         /*!< x11 - a1     - return value or function argument 1 */
    rt_ubase_t a2;         /*!< x12 - a2     - function argument 2                 */
    rt_ubase_t a3;         /*!< x13 - a3     - function argument 3                 */
    rt_ubase_t a4;         /*!< x14 - a4     - function argument 4                 */
    rt_ubase_t a5;         /*!< x15 - a5     - function argument 5                 */
#ifndef __riscv_32e
    rt_ubase_t a6;         /*!< x16 - a6     - function argument 6                 */
    rt_ubase_t a7;         /*!< x17 - s7     - function argument 7                 */
    rt_ubase_t s2;         /*!< x18 - s2     - saved register 2                    */
    rt_ubase_t s3;         /*!< x19 - s3     - saved register 3                    */
    rt_ubase_t s4;         /*!< x20 - s4     - saved register 4                    */
    rt_ubase_t s5;         /*!< x21 - s5     - saved register 5                    */
    rt_ubase_t s6;         /*!< x22 - s6     - saved register 6                    */
    rt_ubase_t s7;         /*!< x23 - s7     - saved register 7                    */
    rt_ubase_t s8;         /*!< x24 - s8     - saved register 8                    */
    rt_ubase_t s9;         /*!< x25 - s9     - saved register 9                    */
    rt_ubase_t s10;        /*!< x26 - s10    - saved register 10                   */
    rt_ubase_t s11;        /*!< x27 - s11    - saved register 11                   */
    rt_ubase_t t3;         /*!< x28 - t3     - temporary register 3                */
    rt_ubase_t t4;         /*!< x29 - t4     - temporary register 4                */
    rt_ubase_t t5;         /*!< x30 - t5     - temporary register 5                */
    rt_ubase_t t6;         /*!< x31 - t6     - temporary register 6                */
#endif
    rt_ubase_t mstatus;    /*!<              - machine status register             */

/* float register */
#ifdef ARCH_RISCV_FPU
	rv_floatreg_t f0;      /* f0  */
	rv_floatreg_t f1;      /* f1  */
	rv_floatreg_t f2;      /* f2  */
	rv_floatreg_t f3;      /* f3  */
	rv_floatreg_t f4;      /* f4  */
	rv_floatreg_t f5;      /* f5  */
	rv_floatreg_t f6;      /* f6  */
	rv_floatreg_t f7;      /* f7  */
	rv_floatreg_t f8;      /* f8  */
	rv_floatreg_t f9;      /* f9  */
	rv_floatreg_t f10;     /* f10 */
	rv_floatreg_t f11;     /* f11 */
	rv_floatreg_t f12;     /* f12 */
	rv_floatreg_t f13;     /* f13 */
	rv_floatreg_t f14;     /* f14 */
	rv_floatreg_t f15;     /* f15 */
	rv_floatreg_t f16;     /* f16 */
	rv_
最低0.47元/天 解锁文章
RT-Thread物联网操作系统
关注
专栏目录
【RISC-V】寄存器及 PCS(过程调用标准)
tyustli
07-11 1705
为了确保函数的正确执行，需要保存这些寄存器的值，以便在函数执行完毕后能够恢复调用者原来的寄存器值。通过将这些寄存器的值保存到堆栈中，函数可以在执行期间使用堆栈空间来保存自己的局部变量和临时值，而不会覆盖调用者的寄存器值。具体来说，它将寄存器的值保存在栈指针(sp)指向的内存位置上，每个寄存器的值占据4个字节的空间。这段代码的作用是将之前保存在栈上的寄存器值恢复到相应的寄存器中，通常用于函数返回之前的清理工作。函数调用时需要保存这些寄存器的原因是为了保护调用者的寄存器值，以便函数执行时不会干扰调用者的代码。
QEMU理解与分析系列（1）：QEMU简介
最新发布
swh547的博客
08-07 98
QEMU是一种通用的开源计算机仿真器和虚拟软件。TCG(tiny code generator)，这种方式的基本思路是用纯软件的方式把targetCPU的指令先翻译成所谓的中间码，然后再把中间码翻译成host CPU 的指令，把targetCPU指令翻译成中间码的过程叫整个过程的前端，中间码翻译成hostCPU的过程对应的叫做后端。给qemu增加一个新CPU的模型需要既增加前端也增加后端，如果要把整个系统支持起来，还要增加基础设备以及user mode的支持。。
Speculative register leakage from lazy FPU context switching（CVE-2018-3665）
wangwoshida的专栏
09-25 330
有段时间没写技术总结了，今天写点吧。最近还在给公司的XEN发行版打安全补丁，基本上都是猜测执行引起的后遗症。 标题翻译过来就是浮点上下文延迟切换与处理器猜测执行引起的寄存器泄露。我们知道进程切换的时候会保存旧的执行环境就包括所有的寄存器并导入新进程的寄存器上下文，但是对于有浮点操作的进程并不会立即导入新进程的浮点上下文而是设置CR0.ts，因为大部分进程不会有浮点操作的需求，而且浮点相关的寄存器...
nuttx context switc(RISC-V)
天使之翼
06-08 981
nuttx的context switch可以从sleep开始看起， 110 unsigned int sleep(unsigned int seconds) 111 { 112 struct timespec rqtp; 113 struct timespec rmtp; 114 unsigned int remaining = 0; 115 int ret; 116 117 /* Don't sleep if seconds == 0 */ 118 119 if (seconds
FPU context corruption导致的错误
weixin_42094175的博客
06-04 1124
- FPU- root cause
RT-Smart riscv64汇编注释
u010916862的博客
01-26 488
RT-Smart以rt-smart在全志D1上的代码为例，主要注释了rt-smart在riscv64上的系统初始化和异常处理的代码
QEMU&KVM 虚拟机实例demo以及RISCV上KVM的实现分析
tugouxp的专栏
05-02 2777
KVM通过一组IOCTL向用户空间导出接口，这些接口能够用于虚拟机的创建，虚拟机内存的设置，虚拟机VCPU的创建与运行等，按照接口所使用的文件描述符不同，KVM的这组IOCTL接口可以分为三类：0./dev/kvm节点对应全局kvmfd, 通过kvmfd创建每个虚拟机对应的vmfd, 再由vmfd为每个虚拟VCPU创建一个vcpufd,vcpufd通过vmfd暴露的接口获取。KVM全局管理用kvmfd，虚拟机管理用vmfd, vcpu运行用vcpufd. 内核对应三套chrdev的fops.
IOT-OS之RT-Thread（二）--- CPU架构与BSP移植过程
流云
09-13 4755
一、RT-Thread内核简介 将RT-Thread内核移植到某款芯片或板卡上，可以分为两大部分：CPU芯片移植和板级支持包BSP移植。RT-Thread为了能更方便的在不同CPU架构和不同板卡上移植，分别抽象出libcpu抽象层和BSP设备驱动层，两个抽象层向上对内核提供统一的调用接口，向下分别提供一套CPU架构和BSP移植接口，方便用户将RT-Thread移植到多数CPU架构和板卡上，降低了移植难度和工作量。
多架构镜像三部曲（二）构建
温玉的博客
05-28 1191
大家好，我是温玉。今天给大家分享的内容是 “多架构镜像构建” 专题，希望给有在不同架构平台上交付应用需求的同学提供一些帮助。
riscv-privileged-20211203.pdf
01-13
RISC-V最新特权指令规范，包括H扩展等新内容
riscv-privileged.pdf
08-28
RISCV是现在流行的开源RISC指令集处理器，由伯利克利学校师生发明，现在已经有很多的应用，例如勘智的K210，可以应用在人脸识别或者是其他的控制领域。
计算机体系结构学习 --- RISC-V（一）
fengchuixia的博客
10-21 7072
计算机体系结构学习 --- RISC-V（一） 1、Instructions for making decisions 条件语句实际上有6种类型，最基本的有两种： beq rs1,rs2,L1 //若rs1=rs2，那么跳转到L1 bne rs1,rs2,L1 //若rs1!=rs2，那么跳转到L1 这两个指令都是关于有符号数的等于和非等于的关系，但是大小比较除了这样的关系之外，还有大于...
中移芯昇采用芯来内核推出低功耗大容量RISC-V MCU
Vasse的博客
03-29 2521
中移芯昇发布中国移动首款基于RISC-V内核的低功耗大容量MCU芯片—CM32M4xxR系列产品。 该系列产品均采用芯来科技RISC-V N308处理器内核。 芯来N308处理器内核 N308系列32位超低功耗RISC-V处理器面向极致能效比，且需要DSP，FPU特性的场景而设计，非常适合对标ARM Cortex-M4/M4F/M33内核，应用于IoT和工业控制等场景。 N308可根据客户需求进行灵活配置 •支持RV32IMAC指令集 •可配置用户模式和PMP •单周期乘法器 •多周期除
RISCV的浮点计算单元FPU
03-21 2441
1.机器特征寄存器CSR_MISA 通过该寄存器可以查询当前处理器是否支持单精度浮点计算，是否支持双精度浮点计算，只要支持其中之一，就表示当前处理器支持浮点计算。 csrr t0, CSR_MISA andi t0, t0, （COMPAT_HWCAP_ISA_F | COMPAT_HWCAP_ISA_D） beqz t0, out //直接跳出表示机器硬件不支持浮点计算单元 /*此处代码，表示机器硬件支持浮点计算单元*/...
RISC-V IDE MRS使用笔记(三):提升浮点计算效率
qq_36353650的博客
10-11 2469
MRS内置CH32V30X系列芯片，此系列芯片支持FPU（浮点计算单元），想要打开时需要开启相应的扩展，如下图所示。
FPU与VFP最全面解释
Setul
12-20 6392
本文希望能将FPU以及ARM中的FPU介绍清楚。
FreeRTOS多任务调度原理（基于Cortex-M4）
m0_37612220的博客
04-15 5539
1.Cortex-M4中SysTick的重要性 2.Cortex-M4中的中断管理 3.Cortex-M4中影子栈指针 4.Cortex-M4中SVC和PendSV异常 5.多任务启动 6.PendSV业务流程 7.系统时钟节拍详解 8.SysTick中断服务函数 9.SysTick任务调度
arm汇编
idealcitier's Daily life
10-22 1072
arm汇编 寄存器 sp： (Stack Pointer)，栈顶寄存器，用于保存栈顶地址 fp(x29)： (Frame Pointer)为栈基址寄存，用于保存栈底地址 lr(x30)： (Link Register) ，保存调用跳转指令 bl 指令的下一条指令的内存地址 zr(x31)： (Zero Register)，xzr/wzr分别代表 64/32 位，其作用就是 0，写进去代表丢弃结果，读出来是 0 pc： 保存将要执行的指令的地址（有操作系统决定其值，不能改写）。 指令 add 将某一寄存器的值
RISC-V架构下的计算机组织与设计基础
"《计算机组织与设计 RISC-V 版》是计算机体系结构领域的入门教材，专注于使用RISC-V架构进行讲解。此书由大卫·帕特森和约翰·汉尼斯共同撰写，其中包含了RISC-V更新和贡献，并有多位专家的额外贡献，覆盖了从基础...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值