EDA技术与实验学习笔记

最新推荐文章于 2022-08-08 21:36:32 发布

「已注销」

最新推荐文章于 2022-08-08 21:36:32 发布

阅读量955

点赞数

分类专栏：嵌入式学习笔记

本文链接：https://blog.csdn.net/qq_36654108/article/details/99687126

版权

本文介绍了EDA技术中的FPGA和CPLD，包括Altera的Quartus II和Xilinx的Vivado等开发工具。阐述了FPGA的配置方式，并探讨了Verilog HDL的基础，如wire和reg类型，以及状态机的设计。同时提出了关于顺序块中阻塞与非阻塞赋值的问题以及在AD采集中EOC信号的作用。

摘要由CSDN通过智能技术生成

1.绪论

FPGA/CPLD开发套件
阿尔特拉Altera：MAX+plus 、Quartus II
赛灵思Xilinx ：Fundation、ISE、Vivado
CPLD(Complex Programmable Logic Device) 复杂可编程逻辑器件
FPGA（Field Programmable Gate Array) 现场可编程逻辑门阵列
在编程方式上，CPLD主要是基于E2PROM或FLASH存储器编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。
FPGA配置方式：1.FPGA主动串行配置方式（AS） 2.在线编程调试方式（JTAG配置） 3.FPGA被动串行配置方式（PS）

2.Verilog HDL 语言基础

wire型：wire [n-1:0] 数据名;
wire表示信号，常用来表示assign关键字指定的组合逻辑信号。 wire型信号可以用作输入，输出。
reg型：reg [n-1:0] 数据名;对存储单元的抽象。常用来表示always模块内的指定信号，常代表触发器。always块内被赋值的每一个信号都必须定义为reg型。
顺序快语句begin-end 通常用来将多条语句组合在一起。特点：1.块内的语句是按顺序执行的，只有上面一条语句