![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
IC
文章平均质量分 58
IMMUNIZE
immunize yourself!
展开
-
20230823:ICC2如何产生NDM格式的TECH_LIB
写在前面。原创 2023-08-23 23:51:51 · 968 阅读 · 2 评论 -
20220707:小数分频器的实现
小数分频器原创 2022-07-07 23:22:40 · 520 阅读 · 1 评论 -
20220323:双边沿触发器趣解
双边沿触发器趣解题目思路与算法代码实现写在最后题目DualEdge思路与算法题目非常简单,可以简单的想到寄存两个状态,然后根据时钟电平的高低打出对应的输出即可。趣解在于利用了a ^ b ^ b = a这个等式。上升沿到来的时候将q=d ^ neg ^ neg = d,下降沿的时候q = pos ^ d ^ pos = d。极其巧妙代码实现常规解法:module top_module ( input clk, input d, output q);原创 2022-03-23 23:12:40 · 770 阅读 · 0 评论 -
I²C那点事儿(一)
I²C那点事儿(一)简介优缺点说明简单总结参考资料简介不管你是从哪里听说的这个概念,我都要先告诉你,咱们15年前家里的大彩电,就是由这样的一个协议来完成控制的。当你按下遥控器的瞬间,那颗彩电的主控芯片从遥控器的红外信号得到指令,朝着村口大喇叭喊了一嗓子,你们谁是张三,村长让你这会儿去一趟村委会给你安排个活儿。后来我们知道这个大喇叭即是总线,村长安排什么活,对应你遥控器的指令,很多你自己按不出来的效果,比如出现在彩电上的大骨头图案。如此我们应该对该协议有了一个非常直观的第一印象了。那么接下来看专业说明。原创 2022-02-11 00:20:16 · 651 阅读 · 0 评论 -
20211110:DC综合的一些简单概念总结(2)
DC综合的一些简单概念总结(2) 问题描述分析与解答每日总结这些概念皆为一些必须理解的基础,经济基础决定上层建筑,学习也是同理。务必深化这些简单但是很基础的东西。做到别人问起时你可以侃侃而谈的效果就算是学懂了。问题描述先证明一下为何打拍,也就是加BUF,可以减少delay。再次我们来说明DC启动的三种方式,以及常用的方式。这个就类似于暴力法和拥有巧妙数据结构的力扣题型解法。因此必须全部掌握。今天就写这些分析与解答假设我们有一个长度为10的time delay。我们插入9个BUF得到dela原创 2021-11-10 23:58:17 · 605 阅读 · 0 评论 -
20211109:DC综合的一些简单概念理解记录
DC综合的一些简单概念总结问题描述分析与解答每日总结首先写在最前面,关于我的个人博客只是一个学习记录,方便我在需要回顾时可以更快的找出这些知识点来回顾,而不是单纯的为了记录而记录。各位共勉!问题描述动态、静态的功能验证和时序验证明辨。建立时间和保持时间的明确定义以及如何去修正这些violation。跨时钟域后对亚稳态的处理方法。分析与解答四种验证或分析的辨析动态功能验证最为常见的验证,输入激励根据输出进行验证功能是否正确动态时序验证加入综合后的sdc文件来进行验原创 2021-11-09 23:26:09 · 557 阅读 · 0 评论 -
20211102:数字滤波器按照实现结构的分类及其优缺点总结
DC综合时的内部时钟处理问题描述分析与处理方法总结问题描述综合时出现未约束的endpoints。分析与处理方法利用vcs和netlist文件来检索出现的endpoints,追溯至最原始的时钟,最原始的时钟指的是接口时钟穿透的寄存器。另一种是指端口时钟穿透的一些寄存器进行组合逻辑运算得到的内部时钟,因此会出现未约束的情况。将追溯到的上述情况的内部时钟按照pin进行约束,因为是内部时钟无法使用port进行约束。总结遇到问题要善于利用vcs和dc_shell的命令工具集进行问题的分析,此处原创 2021-11-02 23:40:38 · 931 阅读 · 0 评论 -
20211028:DC综合时的内部时钟处理
DC综合时的内部时钟处理问题描述分析与处理方法总结问题描述综合时出现未约束的endpoints。分析与处理方法利用vcs和netlist文件来检索出现的endpoints,追溯至最原始的时钟,最原始的时钟指的是接口时钟穿透的寄存器。另一种是指端口时钟穿透的一些寄存器进行组合逻辑运算得到的内部时钟,因此会出现未约束的情况。将追溯到的上述情况的内部时钟按照pin进行约束,因为是内部时钟无法使用port进行约束。总结遇到问题要善于利用vcs和dc_shell的命令工具集进行问题的分析,此处原创 2021-10-29 00:22:40 · 967 阅读 · 0 评论 -
20210916:Verilog的整数类型易错点
Verilog的整数类型表示易错点对比类型仿真结果易错点分析总结对比类型分析以下四个值的结果:wire [31:0] A;wire [31:0] B;wire [31:0] C;wire D;assign A = -12 / 3;assign B = -'d12/3;assign C = -'sd12 / 3;assign D = -4'd12 / 3;仿真结果不卖关子,直接贴出仿真结果(数据类型为signed decimal):易错点分析关键点在于B和D的分析,原创 2021-09-17 00:40:35 · 583 阅读 · 0 评论