构建数字通信技术理论与实践之间的桥梁

原创 FPGA数字通信系列图书及CXD301/CRD500开发板——交流回复说明

数字通信的FPGA实现技术系列图书出版，以及FPGA信号处理板CXD301、CRD500发布后，受到广大读者的厚爱和支持，为便于顺畅准确地与读者交流相关问题，现说明如下： 1）限于时间及精力原因，仅回复图书中的知识点及实例，以及CXD301/CRD500配套例程相关问题。 2）请读者将相关问题发至邮箱duyongcn@sina.cn，我一...

原创 2021-03-18新书《Xilinx FPGA数字信号处理设计——基础版》已上市

特别说明：杜勇老师的新书《Xilinx FPGA数字信号处理设计——基础版》已上市，亲们可在各售书网站选购。新书的配套板载程序均可直接在CXD301平台上验证。凡购买CXD301开发板的亲，除原板配套资料外，再免费赠送新书的全套程序（新书程序已和CXD301程序合并存放）。...

原创 2021-02-22

新书即将上市《Xilinx FPGA数字信号处理设计——基础版》今天从出版社获悉，新书《Xilinx FPGA数字信号处理设计——基础版》已在印刷中，近期即将上市，获请关注！新书的所有实例均可在CXD301平中上验证测试。祝愿大家在新的一年里身体健康、工作顺利、生活幸福、万事如意！...

原创 MeionDZ:仿真时钟与设计时钟不一致

Q：https://shop574143230.taobao.com/index.htm?spm=2013.1.w5002-16538331266.2.3c53115aHzP8Ih

原创 MEION:Q&A-MSK调制问题

Q:尊敬的杜老师：您好！我是您的一位读者。在工作中要实现GMSK调制，将符号速率为9600bps的编码信息调制到161.975MHz的载频上。参考了《数字调制解调技术的MATLAB与FPGA实现》中6.6节 MSK调制信号的FPGA实现。有个疑问：（1）在MSK模块后，DDS产生的IQ两路信号后各增加一个高斯滤波器，然后再上变频到161.975MH实现GMSK调制是否可行？（2）因为只有一个161.975MHz的信道，直接通过MSK来实现GMSK，这种等效可行吗？另外，阅读《数字调.

原创 Q&A：CXD301 DA/AD接口模式选择2时，不外接BNC线仍能正确解调问题

Q：杜勇老师： 您好！ 前段时间购买的您设计的cxd301开发板，在测试fsk01工程的时候，解调正确。CXD301 板上 AD/DA 接口有多种设置方式，在使用模式2时，我没有将da1的输出接到ad，但是在示波器上观测b16引脚，已然可以看到正确的解调数据。 问题是：1.为什么按照模式2接线，或者所有跳线帽都没有接，都会产生正确的调制信号？ 2.在测试fsk01工程时，AD/DA 接口如何使用模式2，外接bn...

原创 Q&A:CIC滤波器参数设计-当采样速率与符号速率不成整数倍关系时如何处理

Q:杜老师： 你好！ 我是一个刚接触滤波器和卫星信号解调的工程人员，前一段时间购买了由你主笔出版的《数字滤波器的Matlab与FPGA实现》一书，对我有很大的启发和帮助。 现在我有一些问题想向你请教，希望你能百忙之中抽出宝贵的时间看看。 现有Dqpsk调制系统，调制速率为480KBaud，发送端用根号下升余弦滤波器，系数a=0.35，调制到70MHz中频，接收端采用AD采样后再在xilinx v4 FGPA中进行解调的方法。AD前使用带通滤波器，带宽为3...

原创 Q&A:MODELSIM软件编译IP库，MATLAB程序更改工作目录

Q:杜老师，配书的程序 e4_7_noiseandcarrier 下载到本地电脑上无法运行ModelSim仿真。请问是什么原因呢？A： 从你的发过来的问题描述来看，应该是MODELSIM安装的问题。你用的应该是se版的，这个版本是全功能版，可以对XILINX，ALTERA的器件进行仿真，但安装时需要使用compxlib命令进行库文件编译。如果VHDL程序中没有用到ip core的话，即使没有编译也可能进行仿真，但由于用到了XILINX 的IP CORE，因此一定需要编译...

原创 Q&A:IIR滤波器级联结构的增益分配方法

Q：老师您好！老师，您写的那本数字滤波器的Matlab与FPGA实现中的IIR滤波器的设计那部分这一部分也没有详细的说，所以想问问您这个增益G的分配是怎么实现的？谢谢老师了！A：首先，对于IIR滤波器来讲，其级联形式中的增益G的大小，无论如何分配，都不应该影响系统的稳定性，因为系统的稳定性是由系统的极点值决定的，与G没有直接关系；其二，您所说的数据溢出，可能是指每一级滤波器的输出数据范围超过了输入数据范围的概念，对于FPGA实现来讲，只要数据范围确定，就可以计算出所需要的数据字长，因此.

原创 新书预告：Xilix FPGA数字信号处理设计——基础版

　　掌握FPGA数字信号处理设计需满足三个条件：熟悉FPGA设计方法、理解数字信号处理理论、掌握理论的工程实现方法。对初学者来讲，每个条件看似都难以逾越。杜勇老师完美融合课程教学与工程设计的需求特点，以独特的视角精心编写章节内容，深入浅出讲解设计的原理、方法、步骤和关键技术，逐步引领读者步入FPGA数字信号处理设计的殿堂。-----------前言---------------------------为什么要写这本书 　 记得上中学时，每周五下午是作文课，老师常常会要求大家在...

原创 MeionDZ:锁相环实现倍频功能

Q：杜老师，您好，读了您写的锁相环基本原理及FPGA实现，真的很有收获，让我对锁相环有了较深的认识，而且书中操作步骤也很详细。现在我做的一个毕业设计也需要用到锁相环，利用锁相环进行倍频，我做的的设计所输入的频率是100hz左右的方波，然后对输入信号进行10倍频和100倍频输出。您书中所搭建的锁相环是用得正弦信号，您搭建的锁相环没有对倍频哪方面进行介绍，所以现在的我很困惑，不知道您有什么解决办法。谢谢老师。A：建议参考《通信同步技术的MATALB与FPGA实现——Xilinx/VHDL版》图.

原创 MeionDZ: 锁相环电路在Xilinx与Altera中的移植问题

Q：杜老师，您好！ 我正在根据您的《锁相环技术原理及FPGA实现》一书，在xilinx的FPGA上实现锁相环。但我根据书中的参数编写后完全不能锁定。我的DDS IP配置是phase offset programmability：streaming；phase width:35bit;output width:10bit.但是仿真结果是DDS完全没有受到控制，一直是400Hz输出，相位固定。 请问杜老师能指出我的问题在哪里吗？ A：Altera与Xilinx两家器件...

原创 MeionDZ:CIC多级滤波器中间字长计算问题

Q：杜老师好： 在《数字滤波器的MATLAB与FPGA实现》（2012版）书 第210页 公式6-15 中。M与N物理意义印刷错误，导致给读者带来误区。请核对A：你好，由于近期事情较多，未有及时查阅邮件。该本图书的新版《数字滤波器的MATLAB与FPGA实现——Xilinx/VHDL版》及《数字滤波器的MATLAB与FPGA实现——Altera/Verilog版（第2版）》均已修订了该部分内容，设计中不需要再涉及到计算多级CIC滤波器中间字长的问题。请参阅...

原创 MeionDZ:Xilinx Prom下载问题

Q：杜老师，您好，在做FIR滤波器的板载实验时，用PROM文件下载时，出现这种错误，如何破解，垦请老师有空时，解答一下，谢谢！A：下载出现问题可能的原因：1）检查下载线与电脑及开板连接是否正确，尤其与开发板的插座连接好，插拔线缆时要断电操作；2）可先下载bit文件，如成功，则说明线路没问题。3）下PROM时，确保生成的MCS文件时，选择的PROM芯片型号与CXD301/CRD500上的相同。4）下PROM时，要在上图中右键单击FLASH图标。5）下载详细步骤可参见 .

原创 MeionDZ:CXD301 ISE程序下载方法

Q：杜老师，您好！软件已经安装好，就是不知道如何将程序下载到板子上，图书资料也没有详细讲解，视频也没有讲解（只讲解板子调试），麻烦老师录个视频或者有哪些方面的资料可以提供参考一下，麻烦了，谢谢。A：请查阅CXD301开发板的用户手册。...

原创 MeionDZ: 载波同步的相位问题

尊敬的杜勇老师： 您好！ 有幸阅读您的《数字调制解调技术的Matlab与FPGA实现（Xilinx/VHDL版）》一书，发现一个问题，不知道理解是否有误，希望给予指导。 第八章关于QAM调制解调中，您设置的采样频率为8MHz，是载波频率的4倍，这说明载波余弦信号一个周期只采样了4个点，那么在解调器载波与调制器的载波频率相同时，二者是不是只有4种可能性的...

原创 MeionDZ:QAM设计问题

Q： 尊敬的杜勇老师： 您好！ 我是一名大四本科生，正在进行16QAM方面的毕业设计，有幸学习到您的《数字调制解调技术的Matlab与FPGA实现（Xilinx/VHDL版）》这本书，受益匪浅。 现在我遇到一个问题，如果您能抽出时间解答一下，我将万分感激！ 问题如下： 在设计16QAM解调器载波...

原创 MeionDZ:系统时钟速率与数据时钟频率有仿真问题

Q：杜勇老师，您好！最近看了您2015年版的《数字调制解调技术的MATLAB与FPGA实现Altera Verilog版》和相应的程序。关于书上第七章例7.6、例7.7中testbench中的时钟频率有些疑惑，您在https://blog.csdn.net/qq_37145225/article/details/85718344?ops_request_misc=%257B%2522re...

原创 MeionDZ:FFT时序问题

Q：在 2020-04-26 14:46:53，"ht15510091272" <ht15510091272@163.com> 写道：杜勇老师您好：1.在讲解fft的IP核里，数字通信和数字滤波2书本里采用的是Burst结构，这里关于时延，程序里说不超过2048个时钟周期，但是打开ip核，Latency Estimates两个时间都远远超过2048个周期了，这里怎么理解？...

转载 MeionDZ:将BUFG上的时钟信号通过FPGA的普通IO输出

将BUFG上的时钟信号通过FPGA的普通IO输出转载左氏浮夸最后发布于2016-10-06 12:08:41阅读数 4094收藏展开如需转载，请将下列字段一起转载。新浪海风博客http://blog.sina.com.cn/dingyunfeng声明：以下内容仅指Xilinx Spartan6系列，其他FPGA并不一定适用。FPGA的设计中，时...

原创 MEION:QAM仿真j时读不到数据的原因分析

Q：老师您好，我最近在学习16qam调制解调，阅读了您的书籍数字调制解调技术。我在运行第八章第二个实例时，得到的modelsim结果和书上不一样，如果您有空的话请指出我哪里出问题了，谢谢。A：从波形上看，仿真的输入信号din没有读到信号。可能原因：QAM仿真程序中，测试数据是放在TXT文件中的，MODELSIM通过读取TXT文件生成测试信号。这个TXT文件要指定为绝对路径（ISE）...

原创 如何学习数字通信FPGA设计

经常收到读者的邮件咨询。如何才能学习好数字通信的FPGA设计技术？您的三本图书[数字滤波器MATLAB与FPGA实现（简称滤波器）、数字通信同步技术的MATLAB与FPGA实现（简称同步技术）、数字调制解调技术的MATLAB与FPGA实现（简称调制解调）]，该先学哪一本呢？ 数字通信技术的FPGA设计知识专业性比较强，学好她确实需要花费很大的功夫才行。 ...

原创 ModelSim安装问题2

Q：杜老师，您好！购买CXD301后，第一次下载ISE软件包，解压有个错误，如下所示，安装运行的程序有出现，左下角有个球，运行安装时，打开ISE，出现chip host界面，跟视频的讲解不一样；咨询了一下网店员，他说可能下载不完整，我又重新下载了一次，还是这样子，已经折腾好多天了，求老师解答啊，麻烦了，谢谢！A：2020-04-14 14:27:15，"Duyong...

原创 新书已全国发行[通信同步、调制解调 Altera/Verilog版（第2版）]

今天收到出版社寄来的两本新书：《数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog版（第2版）》《数字调制解调技术的MATLAB与FPGA实现——Altera/Verilog版（第2版）》目前两本新书已全国发行，可在京东、当当、亚马逊等网站选购。感谢广大读者朋友的支持！...

原创 ISE/ModelSim安装问题说明

Q：谢谢杜老师您的回复按照视频步骤来操作，打开ISE14.7却出现这样的界面，所以又来麻烦您了，为什么打开如老师讲解的那样的ISE14.7，却出现chip Host ，烦请老师有空时帮忙解答一下A：1）首先一定严格按视频操作步骤安装，包括路径，各种选项等， 一般绝大多数电脑都能成功安装。2）其次一般安装在C盘默认目录。3）不能打开杀毒软件及防火墙软件。4）可能是其...

原创 Q&A：FFT变换前数据的交织处理

Q：A：交织成一路后，与后面的FFT核信号连接。实际是上根据FFT核的输入信号时序来控制的。用一个FFT采用分时的方法实现两路信号的FFT变换。杜勇...

原创 Q&A：QPSK基带数据如何插值

Q：A：你的理解是对的。建议用MATALB仿真一下，对照起来学习。

原创 三本书的学习顺序

Q：杜老师，三本书，先学哪本好呢？A：先滤波器，后通信同步，再调制解调请关注公众号 “杜勇FPGA” 近期正在建设中，可下载图书资料。...

原创 新书即将上市！

大家好！我的新书《数字通信同步的MATLAB与FPGA实现——Altera/Verilog版（第2版）》、《数字调制解调技术的MATLAB与FPGA实现——Altera/Verilog版（第2版）》已开始印刷，即将全国发行，敬请关注！...

转载 转载：罗永浩直播带货：人生路上，彪悍的复原力到底多重要？

前天，罗胖子第一场抖音直播卖货，你去看了吗？上周四，他才官宣该当网红，前天粉丝数就已经直逼500万。-在和时间的交锋里，被称为“行业冥灯”的罗胖子遍体鳞伤，但始终彪悍。-罗永浩：总能让自己死而复生雷军说，“创业是九死一生的事。” 命运让罗永浩“死”过好几次。不过每一次，他总能让自己死而复生。2003年，高二肄业的他，虽然一没文凭，二没有履历，但是凭借着...

原创 MEION:如何计算计数器的周期

注：上面这段代码中的clk_256hz是想产生25MHz的信号（clk是50MHz）。信号命名需要规范才好呵，否则很容易误导。在做实验三时，想通过上图所示的程序代码将50mhz（clk）的时钟分频得到为25mhz（clk_256）的时钟。初以为，它们的分频系数为2，计数值为1，所以写的判断语句为cnt1>1，错误的以为便可以得到25mhz的时钟，但是仿真的结果如下图所示，利用光标测出...

原创 MEION:滤波器输出信号幅度处理

A：MATLAB仿真时不会出现类似的现象，是因为MATLAB采用的是全精度运算，不存在有效位宽的问题。FPGA设计就要考虑有效位宽，截位等问题，会影响信号幅度。当输入为通带内的信号时，输出信号幅度与输入信号幅度相差不大。当输入信号为通带内的信号+通带外的信号时，输出信号幅度明显降低了。这是由于输入合成信号的幅度是由有用信号和干扰信号叠加的值，滤除干扰信号后，仅留有用信号。相对于...

原创 MEION:时钟IP核与分频电路信号波形观察问题

Ｑ：Ａ：时钟IP核输入输出的频率都有一定的范围。只能产生一些固定的频率时钟信号，不具备产生任意时钟频率的能力。且输入输出时钟的频率一般为Ｍ级。当系统中的时钟频率较低时，（不到Ｍ级），一般不采用ＩＰ核的方式生成所需频率的时钟信号，而采用计数器分频的方式。...

原创 MEION:带通滤波器设计

A：自已编写代码时，设计DA算法的FIR滤波器，采用M倍的参数便于设计。可以采用IP核设计，则没有这个必须的限制。要在解调端完成几个信号的滤除，需要设计满足特性的滤波器，从参数看，滤波器过滤带较窄，则所需阶数可能比较大才行。建议选 用MATALB仿真性能，再在FPGA上实现验证。...

原创 MEION:QAM编解码判决方法

老师，拜读您的代码此处有些疑问，yi为负数大于阈值gatedown-12000000,按理说-12000000<yi<0,判决应该为i码元为101，不懂这为啥判决为111A：解码是编码的逆过程而已。对应理解下编码方法即可。...

原创 MEION:锁相环锁定状态仿真与板载测试情况分析

Q：杜勇老师您好：之前给您发的邮件，请教锁相环锁定状态判断的问题，感谢您及时的答复。您提到df信号可以用来作为锁定状态的参考。我采用了数字通信同步技术第五章E5_3的程序，锁相环跟随固定频率信号，频差df信号趋于动态稳定状态，图1所示；测试输入常高电平状态，用modelsim仿真，df处于波动较大状态，无法收敛，这个应该是正常状态，图2所示；但是，我板载测试的时候，df信...

原创 MEION:Costas环 环路滤波器参数设置程序

Q：杜勇老师你好：数字调制解调技术的matlab与fpga实现这本书，7.22章节，关于costas设计，loop环是很重的，我看到您编写的matlab程序，还有书本介绍里都提到NCO频率字更新周期，设计里都是8个时钟周期，而实际程序里是每2个周期更新一次，这里比较疑惑。下面是程序截图A：程序中 count为3位计数器，周期为8，因此是8个周期更新一次，不是2个周期更...

原创 MEION：杜老师主讲的ISE/ModelSim入门视频

杜勇老师主讲的ISE14.7/ModelSim入门视频：链接：https://pan.baidu.com/s/1NDO1pJCnSV1kPvmWrhZ6Dw提取码：47mf复制这段内容后打开百度网盘手机App，操作更方便哦...

原创 Q&A:FFT变换后幅度值与实际信号幅值的关系

原创 FPGA技术：ISE14.7、ModelSim安装教程

由杜勇老师主讲的 ISE14.7安装方法、步骤。链接：https://pan.baidu.com/s/1plRDzWe6XpMYWeEGs_K0Pw提取码：ualr由杜勇老师主讲的ModelSim10.1c安装方法、步骤。链接：https://pan.baidu.com/s/1a4Fj9b8yMSwm2F8q2ywQUg提取码：eudi...