Hardware - Serial Peripheral Interface - BIOS

最新推荐文章于 2025-02-05 18:09:51 发布

UEFI_Zc

最新推荐文章于 2025-02-05 18:09:51 发布

阅读量1.1k

点赞数 1

分类专栏： HW 文章标签：硬件

本文链接：https://blog.csdn.net/qq_37342551/article/details/115864753

版权

本文介绍了SPI（Serial Peripheral Interface）在X86主板BIOS中的作用，探讨了双BIOS Flash的功能及其减少使用的原因。内容涵盖BIOS Flash的引脚功能，如CS#、VCC、CLK等，以及PCH支持的不同Fast Read模式。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Serial Peripheral Interface 简称SPI

X86的主板BIOS是如何工作的呢，其实就是依赖于SPI通讯

目前的芯片组都支持双BIOS Flash, 但这种做法在我们生活中似乎已经看不到了，可能是因为省成本吧。别看一颗不到一美元，那要是大批量呢，就不是小数目了。。。

言归正传下图是标准的8Pin BIOS Flash芯片的线路接下来我会介绍每个Pin是来干嘛的

BIOS Flash最大的容量取决于每个设备的SFDP-discovered（Serial flash Discovery Parameter）寻址能力。使用3字节寻址，每个组件最多可达16 MB(总可寻址32 MB)。使用4字节寻址，每个组件最多可达64 MB(总可寻址128 MB)

当使用双BIOS时，PCH会通过SPI0_CS0#和SPI0_CS1# Pin 进行选择

常规来讲使用一个BIOS Flash就行了按照规范我们将BIOS Flash引脚CS# 连到芯片组SPI0_CS0

如图

BIOS Flash :

Chipset :

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

UEFI_Zc

关注关注

1
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

绕过BIOS/UEFI固件写保护写入SPI闪存

摔不死的笨鸟的博客

12-14

2250

针对Bootkit：LoJax或MosaicRegressor和TrickBot等开始进行固件感染方式的病毒逐渐增多而作笔记整理。对主板上的SPI闪存芯片中存储的UEFI固件的所有请求都将通过SPI控制器，该控制器是Intel平台上的Platform Controller Hub（PCH）的一部分。可以通过PCI设备驱动访问PCI总线配置空间可以获取PCH的值。绕过BIOS/UEFI固件写保护写入SPI闪存用I/O命令访问PCI总线配置空间BIOS控制寄存器BIOS_CNTL攻击者如何感染UEFI固件？

Linux usb【1】- host驱动介绍

liverdream的专栏

12-25

263

本文基于新思的dwc3 usb控制器，介绍usb的host驱动，kernel版本为5.15

参与评论您还未登录，请先登录后发表或查看评论

关于spi

Chen Ling的专栏

04-21

4429

某主板上的SPI BIOS图SPI总线是一种高级I/O总线，通过一个板载BIOS编程模块使得系统BIOS的支持更加简单。采用了SPI的主板有两个好处，一是主板的BIOS升级、除错和重编程将会更加简单，即使关机也可以实现；二是使用了DediProg的flash编程模块，大大降低成本。

【BIOS】如何找到SPI的读模式

weixin_41172506的博客

09-03

421

1、spec中找到SPI 寄存器，spireadmode[2:0] 连同下面的SpiReadMode[0]组合去确认SPI读模式。可以看出，bit18:1 bit29:1 bit30:1 结果为111b，最终读模式为FastRead。3、18是bit0位，29，30 是SpiReadMode 的bit 1:2位。4、使用工具读内存0xFEC10000为0x6FCC1005。2、SPI的基地址为SPI=FEC1_0000h。

主板SPI flash BIOS 万能刷新工具 v15

11-13

主板 SPI flash BIOS刷新工具支持intel 南桥为ICH7,ICH8,ICH9,ICH10,EG20T,5x(IbexPeak),6x(CougarPoint)系列主板，列如945,946,P31,G31,P35,G35,P41,X38,G41,P43,G43,P45,G45,X58,H55,H67等主板。程序运行在DOS模式。方法：wspi bios.bin

licheePi nano开发之制作bios spi flash烧录工具 [sdk支持有问题，失败]

wit_yuan的专栏

02-03

1010

1.环境搭建 1.1 源码下载 1.2 编译环境搭建 2.

The Indispensable PC Hardware Book - rar - part1. (1/7)

09-03

The Operating System, BIOS, and Memory Organization. Is Everything Better with Windows? Windows and What it Can Do to Hardware Devices. II. THE PC'S MICROPROCESSORS. 2. Introduction to ...

VID PID -List of USB ID's(一)

热门推荐

阿Sir问道

02-29

8万+

# # List of USB ID's # # Maintained by Stephen J. Gowdy <linux.usb.ids@gmail.com> # If you have any new entries, please submit them via # http://www.linux-usb.org/usb-ids.html # or send entrie...

通信行业常用电器术语缩略语（abbr/acro） -----全面，接近专业词典了

weixin_42082222的博客

02-27

4652

通信行业常用电器术语缩略语（abbr/acro）原创qianxuedegushi 最后发布于2019-06-04 14:23:15 阅读数 159 收藏展开 LEC: linear echo canceller RVE: receive voice enhancement PVC：Per Vocoder Calibration 基于语音编解码器的校准 FENS：Far-End Noise...

Serial Peripheral Interface串行外围接口

性感的小君君

03-28

1018

串行外设接口(SPI)是一种用于短距离通信的同步串行通信接口规范，主要用于嵌入式系统。该界面是摩托罗拉在20世纪80年代中期开发的，已经成为事实上的标准。典型的应用包括安全数字卡和液晶显示器。 SPI设备以全双工模式通信，使用一个主-从体系结构和一个单一的主。主设备产生用于读写的框架。多个从设备通过单个从选择(SS)，有时被称为芯片选择(CS)线的选择来支持。有时SPI被称为四线串行总线，与三线、两线和单线串行总线相比。SPI可以准确地描述为一个同步串行接口，但它不同于同步串行接口(SSI)协议，SSI也

主板SPI flash BIOS刷新工具

12-03

主板SPI flash BIOS刷新工具支持intel 南桥为ICH7,ICH8,ICH9,ICH10系列主板，列如945,946,P31,G31,P35,G35,P41,X38,G41,P43,G43,P45,G45,X58等主板。程序运行在DOS模式。方法：wspi bios.bin

三种串行总线协议的区别（SPI、I2C和UART）

学海无涯的专栏

03-08

6895

SPI、I2C跟UART三种串行总线协议的区别： (如果想了解SPI和I2C更多详细内容，可看SPI总线（一）：基本原理篇，SPI总线（二）：驱动分析篇，SPI总线（三）：驱动实例，i2c总线（基本原理），普通IO模拟i2c总线，简单i2c设备驱动实例系列文章) SPI接口详细讲解 - 百度文库嵌入式硬件基础之SPI总线详解_Tian Jincheng's Blog-CSDN博客_spi硬件详解第一个,区别当然是名字： SPI(Serial Peripheral Interfac...

#芯片# W25Q128

Kshine2017的博客

09-24

8275

W25Q128JV 128Mbit 串行Flash存储器 1. 信息该存储器先划分为256个可擦除块。每个块可以划分为16个扇区，每个扇区4KB。每个扇区可以划分为16个页。每页256字节。即可以知道，共计65536可编程页， 4096个扇区，256个块。存储框图 2. 写入数据一次最多写入256字节。 3. 擦除数据页被擦除时，可以按照16页一组（4KB的扇区大小），或者按照128页一组（32KB块大小），或者256页一组（64KB块），或者整个芯片 ..

SPI协议数据手册(Infineon FLASH)--中文翻译与自我总结

weixin_65190179的博客

11-28

1056

注意事项：带有内部上拉或下拉的输入引脚驱动电流小于2微安。仅在上电过程中，电流会在4微秒内增大到150微安。在标准工艺下，当Vcc=3.3V时，上拉或下拉电阻的阻值在-40°C时约为4.5兆欧，而在90°C时约为6.6兆欧。FL-L 系列支持 32 位（4 字节）地址，可实现比仅支持 24 位（3 字节）地址的上一代（传统）SPI 设备所允许的更高密度设备。一个 24 位字节分辨率的地址只能访问 16 MB （128 Mb）的最大密度。

第24章 QSPI—读写串行FLASH

xqhrs232的专栏

12-24

5769

原文地址::https://www.cnblogs.com/firege/p/9435349.html 本章参考资料：《STM32F76xxx参考手册》、《STM32F76xxx规格书》、库帮助文档《STM32F779xx_User_Manual.chm》及《SPI总线协议介绍》。若对SPI通讯协议不了解，可先阅读《SPI总线协议介绍》文档的内容学习。关于FLASH存储器，请参考“常用存储器介绍”章节，实验中FLASH芯片的具体参数，请参考其规格书《W25Q128》来了解。 24.1 Q..

读写SPI FLASH--驱动部分

彭令鹏(bripengandre)的专栏

03-20

2万+

最近花了一个多星期写了一个SPI驱动。这个驱动是用来读写SPI接口的BIOS Flash的。貌似这个FLASH的SPI对端（及主控制端）是与其它设备共同通过一个PCI桥接设备挂在PCI总线上。 SPI接口四条线，一个时钟CLK，一个片选CE，以及两数据线MOSI和MISO（主出从入和主入从出）。由于这里的SPI时序等都已经由SPI控制器做好了，所以我要做的就是读些那些控制器上的寄

AXI Quad SPI IP核中命令的使用

u011565038的博客

06-10

1568

AXI Quad SPI IP核支持一系列用于与SPI从设备通信的命令。

day-2-1-3

haodi12138的博客

08-03

100

java字节流和过滤流

ESD216（串行Flash可发现参数）--转载侵删

最新发布

aduzhe的专栏

02-05

171

SFDP使用ID来标识不同的SFDP参数标题指向的参数表的格式，这个ID记录在SFDP参数标题中，可使用的ID种类主要是（但不限于）JESD216文档的“Function Specific parameter table ID assignments”章节中描述的那些，各Flash制造商亦可向JEDEC申请新的ID用于标识该制造商特有的或未标准化的参数。数据手册中SFDP参数标题列表的部分内容，图中左侧两条竖向线条分别对应一个SFDP参数标题，右侧的两种颜色的横向线条勾选的内容展示了。下载（需注册账户）。

fpga spi启动方式

01-16

### FPGA SPI Booting Method In the context of Field Programmable Gate Array (FPGA) devices, one common approach to initialize or configure an FPGA is through Serial Peripheral Interface (SPI) flash memory. This method allows non-volatile storage that retains configuration data even when power cycles occur. For configuring an FPGA via SPI during startup: - The process begins with placing the bitstream file into SPI Flash memory. A bitstream defines how logic cells within the FPGA should be configured. - When powered on, the FPGA checks its mode pins which determine whether it will enter a specific boot mode such as JTAG, I2C, parallel, or serial modes like SPI. For SPI boot loading, these settings instruct the device to look for initialization instructions stored in connected SPI Flash chips rather than waiting for external commands from another controller[^1]. The command `petalinux-package --fsbl fsbl.elf --fpga system.bit --u-boot uImage --force` indicates packaging necessary files including First Stage Boot Loader (`fsbl.elf`) and FPGA image (`system.bit`). These components are essential parts required by some FPGAs at boot time especially those designed around ARM cores where PetaLinux tools facilitate this setup. However, note that while this prepares BOOT.BIN suitable for certain boards possibly using SD card or other media types; direct SPI flashing would involve different procedures often provided specifically by vendor documentation related to your particular hardware platform. To simulate running environments similar to what might happen after successfully setting up SPI bootloading mechanisms, scripts can emulate target systems closely enough so developers may test functionality without actual physical prototypes readily available all times. An example given shows parameters passed to QEMU emulator aimed at creating virtual instances capable of executing Linux kernel images alongside semihosting features useful particularly under debugging circumstances[^2]: ```bash #!/bin/bash qemu/build/qemu-system-aarch64 \ -nographic \ -M virt,secure=on \ -cpu cortex-a57 -smp 4 \ -m 1024 \ -bios bl1.bin \ -kernel Image \ -device virtio-net-device,netdev=eth0 -netdev user,id=eth0 \ -semihosting-config enable=on \ -append "noinitrd root=/dev/nfs nfsroot=10.0.2.2:/home/user/path/to/rootfs,v3 rw init=/linuxrc ip=dhcp console=ttyAMA0" ``` This script does not directly relate to programming SPI but demonstrates environment preparation steps post successful integration of SPI-loaded configurations onto real silicon once development phase concludes satisfactorily inside emulated spaces. --related questions-- 1. How do you generate a bitstream for an FPGA? 2. What role does the first stage bootloader play in embedded systems utilizing FPGAs? 3. Can you explain more about the significance of mode pin states concerning various boot methods supported by FPGAs? 4. In what scenarios would someone choose between using an SD card versus SPI flash for storing boot binaries intended for an FPGA-based design?