package包使用

Iam柒年

已于 2022-04-10 15:27:27 修改

阅读量763

点赞数

分类专栏：验证文章标签：芯片 systemverilog

于 2020-11-28 22:29:40 首次发布

本文链接：https://blog.csdn.net/qq_37884273/article/details/110294964

版权

验证专栏收录该内容

60 篇文章 3 订阅 ¥29.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了SystemVerilog中的package包管理，强调了如何组织和使用package来避免类型冲突，以及`import`和`include`的区别。通过package，可以将不同组件封装并允许它们在包内相互访问，共享数据类型。

摘要由CSDN通过智能技术生成

package包使用

简单来说，一个同类型的环境代码，可以放到一个package中。例如一个top_env下，有不同的env组件，那么可以将不同的env组件用package包管理起来，同一个package之间的组件可以访问彼此，共享一些数据类型，等等，而不同的package之间的组件则不行。避免了类型冲突。

例如：

package reg_pkg
`include "reg_driver.sv"
`include "reg_monitor.sv"
`include "reg_agent.sv"
`include "reg_env.sv"
endpackage

package arb_pkg
`include "arb_driver.sv"
`in