![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
设计
Iam柒年
柒年哦
展开
-
设计实例13-跨时钟域
跨时钟域原创 2022-09-02 17:55:28 · 345 阅读 · 0 评论 -
设计实例11-打卡题
使能下,输出信号翻转,否则保持,然后将。输入一个数,每拍输出一个乘法数。原创 2022-08-24 14:30:07 · 319 阅读 · 0 评论 -
设计实例12-移位乘法
verilog移位除法原创 2022-08-24 12:22:10 · 928 阅读 · 0 评论 -
设计实例09-串并转换
verilog串并转换原创 2022-08-22 15:22:48 · 664 阅读 · 0 评论 -
设计实例08-分频
时钟分频原创 2022-08-22 15:19:46 · 302 阅读 · 0 评论 -
设计实例07-复位
1. 同步复位2. 异步复位3. 异步复位以及同步释放原创 2022-08-21 22:52:06 · 355 阅读 · 0 评论 -
设计实例02-加法器设计
加法器设计,半加器和全加器原创 2022-08-05 23:19:05 · 1006 阅读 · 0 评论 -
设计实例01-基本逻辑器件
D触发器,JK触发器,SR锁存器,T触发器,寄存器,移位寄存器原创 2022-08-01 20:16:22 · 653 阅读 · 0 评论 -
设计实例04-异步fifo设计
异步fifo设计仿真波形原创 2022-08-01 00:22:32 · 269 阅读 · 0 评论 -
设计实例03-同步fifo设计
同步fifo设计原创 2022-07-31 21:45:56 · 779 阅读 · 0 评论 -
设计实例05-计数器设计
4位简单计数器原创 2021-10-04 18:23:46 · 406 阅读 · 0 评论 -
数字电路逻辑符号
数字电路逻辑符号参考文章:数字电路逻辑符号和逻辑图形符号原创 2022-03-05 15:38:28 · 1149 阅读 · 0 评论 -
设计实例06-序列检测
序列检测,三段式状态机以及移位寄存检测,vcs下编译原创 2021-09-25 21:57:00 · 359 阅读 · 0 评论 -
verilog语言(1)
文档地址verilog硬件描述语言分为可综合部分设计代码,以及不可综合的验证代码。原创 2021-03-06 14:41:20 · 109 阅读 · 0 评论