Vivado初次使用教程

最新推荐文章于 2025-03-25 10:16:28 发布
最新推荐文章于 2025-03-25 10:16:28 发布
阅读量1.4w 收藏 119
点赞数 12
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_38694837/article/details/102667224
版权

一、添加管脚约束

Vivado 使用的约束文件格式为xsc文件，主要是完成管脚的约束，以及组的约束。

  1. 点击“Open Elaborated Design”
    在这里插入图片描述
  2. 在弹出的窗口点"OK"
  3. 菜单栏中选择"Window->I/O Ports"
    在这里插入图片描述
  4. 在弹出的I/O Ports中可看到管脚的分配情况
  5. 给LED和时钟分配管脚、电平标准，完成后点击保存
    在这里插入图片描述
  6. 在弹出的窗口中，文件名自行填写，文件类型默认“XDC”，点击“OK”
  7. 打开刚生成的“.XDC”文件，可看到一个TCL脚本文件
    在这里插入图片描述

PS:下面介绍以下最基本的XDC编写的语法：
普通I/O口只需要约束引脚和电压，管脚约束如下：

set_property PACKAGE_PIN "引脚编号" [get_ports "端口名称"]

电平信号的约束如下：

set_property IOSTANDARD "电平标准" [get_ports "端口名称"]

这里区分大小写。端口名称是数组的话，用{}括起来，端口名称必须与源代码中的名字一致，且端口名字不能和关键字一样。
电平标准中的"LVXMOS33"后面的数字是指FPGA的BANK电压，LED所在BANK电压为3.3v

Vivado默认所有I/O分配正确的电平标准和管教编号

二、添加时序约束

通过向导的方式演示

  1. 点击"Run Synthesis"开始综合，在弹出的窗口点击"OK"在这里插入图片描述
  2. 综合完成后，在弹出的窗口点击"Cancle"
    在这里插入图片描述
  3. 点击"Constraints Wizard"
    在这里插入图片描述
  4. 在弹出的窗口中选择"Next"
  5. 时序约束向导分析出设计中的时钟，这里把"sys_clk"频率设置为50MHz，然后点击"Skip to Finish"结束时序约束向导
    在这里插入图片描述
  6. 点击"Finish"
  7. 这时，“.XDC”文件已经更新，点击"Reload"加载文件
    在这里插入图片描述

三、生成BIT文件

  1. 点击"Generate Bitstream",直接生成bit文件在这里插入图片描述
  2. 在弹出的窗口中点"OK"
    在这里插入图片描述
  3. 编译中没有任何错误，编译完成。在弹出的对话框中选择
Roseky
关注
Vivado 使用教程（个人总结）
年糕的博客
05-25 1万+
Vivado 是一个功能强大的 FPGA 开发工具，提供了从设计输入到实现、验证、调试和下载的完整流程。本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。
【FPGA】Modelsim和Vivado的使用_vivado modelsim
2401_87556630的博客
11-11 1172
对于使用Xilinx公司的FPGA芯片的工程，使用Vivado软件自带的仿真工具进行仿真是十分方便的，但缺点在于当工程量相当大的时候，使用芯片开发商自带的仿真工具进行仿真往往十分缓慢。在分析（RTL Analysis）中打开的原理图是一个抽象出的原理图，而在综合中打开的原理图是和FPGA的硬件资源直接相关的原理图。在这里（达芬奇）出现的两个器件，上面的是3.3V的，下面的是1.8V的，故选择上面的即可。通过3.5的在线烧录的方法是无法将程序烧录到板卡上去的，只有将编译好的程序烧录到开发板上的。
vivado 教程
03-30
xilinx最新的开发工具vivado的简明教程，适合从ise转vivado的开发者，代理商提供的，简单明了，中文的，是快速上手vivado的非常好的资料。
Vivado使用教程，简易教程
weixin_60827703的博客
03-06 1908
之后点击 open synthesized design 下的 constraints wizard。课程需要简单设计一个加法器，需要使用VerilogHDL，下面以模拟一个加法器介绍使用vavido过程。完成上述步骤之后，点击Add Source，进入之后创建自己的文件。由于本次实验只是进行虚拟仿真，所以弹出下面窗口时点击取消。由于本次的加法器中并不需要时钟，所以该项可以忽略。保存之后，点击Run Simulation。后续深入的学习，等我学习之后有时间再记录。
xilinx约束中set_property -dict表示什么意思
最新发布
Cuiwenqicn的博客
03-25 355
在 FPGA 开发工具（如 Xilinx 的 Vivado）中，set_property 是一个用于设置对象属性的命令，而 -dict 是其一个选项，表示以字典的形式批量设置属性。当需要为某个对象（如一个引脚、一个模块、一个接口等）设置多个属性时，使用 -dict 选项可以简化命令，而不需要为每个属性单独调用一次set_property。
vivado教程
04-11
vivado教程vivado教程vivado教程vivado教程vivado教程vivado教程vivado教程vivado教程
Vivado使用详细教程
07-20
本文档详细讲述了Vivado工程的建立，以及常用的技巧，感谢作者无私分享
vivado联合modelsim使用教程
02-19
### Vivado 结合 ModelSim 使用教程 #### 1. 准备工作 为了确保 Vivado 和 ModelSim 能够顺利协同工作，需先配置好环境变量。具体来说，在 Windows 或 Linux 系统下设置 `LM_LICENSE_FILE` 变量指向许可证文件的...
【FPGA】Vivado 安装全流程教程 | 从下载安装包到完成安装 | 每一步详尽截图指导 | 完全零基础也能跟装
热门推荐
waicsdn_haha的博客
12-16 2万+
通过以上步骤，你应该能够成功安装并配置 Vivado 开发环境。Vivado 是强大的 FPGA 和 SoC 开发工具，为用户提供了全面的设计、仿真和分析功能。在使用过程中，如遇到其他问题，可以参考 Xilinx 官方文档或社区支持。
vivado2023 安装教程
03-18
好的，用户想找Vivado 2023的安装教程。我需要先看看用户提供的引用内容。引用1和2是关于Vivado 2020和2018版本的安装步骤，引用3是一篇关于Vivado环境搭建的文章，里面提到了不同版本和TCL脚本的使用。不过用户需要...
vivado19.1安装教程
01-11
### Vivado 2019.1 安装教程 #### 准备工作 ...初次使用者建议优先考虑较为稳定的旧版工具链如本篇介绍的Vivado 2019.1，因为较新的发行版可能存在兼容性和稳定性方面的问题，并且占用更多的系统资源[^3]。
Vivado使用教程.pdf
04-14
对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
VIVADO学习经典教程
09-09
VIVADO学习经典教程 一站式学习VIVADO，从小白到高手
Vivado官方中文教程
07-20
Vivado官方教程，翻译为中文，做为设计时参考资料非常不错
Vivado使用教程.zip
07-21
Vivado 关联第三方仿真软件 对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
Vivado使用教程vivado软件的基本开发流程
06-22
里面涵盖了vivado关联第三方代码编辑器，vivado关联第三方仿真软件，vivado软件的基本开发流程。我在这里找到了chipscope波形的抓取。 对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
vivado入门教程
Dream_It123的博客
08-19 9792
vivado入门教程基本步骤例程实现 第一次写博客，也是第一次使用vivado，自己也在学习之中，欢迎大家的评论啊！ 基本步骤 一、新建工程 二、选择工程路径及命名 三、一路next到下图，确定芯片的型号 四、添加源文件 五、RTL分析 方法：选择下图的RTL分析下的Schematic 六、仿真 添加源文件，编写激励 方法：选择左侧的仿真分析即可（前提是代码没问题） 例程实现 分频，进行任意的M分频 `timescale 1ns / 1ps module div( input clk ,
FPGA入门-Vivado 使用教程
HackEle的博客
09-03 5291
关注、星标公众号，精彩内容每日送达 来源：网络素材一、创建新项目1.1 启动 Vivado打开 Vivado 应用程序，进入欢迎界面。1.2 创建新项目在欢迎界面选择“Create New Project”。输入项目名称和路径。选择“RTL Project”，并勾选“Do not specify sources at this time”。选择目标器件（如 XC7Z020-1CLG484）。点击“...
vivado使用方法(初级）
qq_46689721的博客
09-12 1万+
Vavido初次使用
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值