FPGA实现“打字机”(VGA & UART)

本文介绍了作者使用FPGA实现一个类似打字机的功能,通过VGA和UART接口展示字符。工程包括PLL、UARTRX接收、显存、字模译码和VGA显示五个模块。重点解析了显存模块的滚动更新和字模译码过程,提供源码下载链接,并展示了使用Altera EP4CE10F17C8芯片的实物效果。适合FPGA初学者实践提高。
摘要由CSDN通过智能技术生成

FPGA实现“打字机”(VGA & UART)

看到标题中的“打字机”三个字,你是不是脑补了下面这幅图像。这是二战电影中常出现的道具,现在恐怕都见不到了。

这里写图片描述

我要实现的当然不是这个样子,只是功能上与之相似。先让你们看看实现的效果,直接上图。

这里写图片描述

这里写图片描述

之所以要写这个“打字机”工程,那是因为我在学习FPGA的道路上,它是我重要的一关。我一开始学FPGA,是从数字电路开始入门的,然后就是学习使用QuartusII,编写Verilog代码。我写的第一个工程是数字时钟(6个数码管两个一组实现时钟、分钟、秒钟的计时),通过它我学会了基本的逻辑(时序逻辑、组合逻辑,以及我们用的最频繁的译码器和选择器)。接下来就是这个“打字机”了,其实一开始这是学长给我布置的一个任务(现在想想学长也是用心良苦),通过它我基本上领会了如何驱动外设以及用各个外设组合成我们需要的工程(也就是模块化设计)。我相信,对于很多还在朝FPGA入门的同学来说,通过这个工程,你们的能力能获得显著提升。
好了,话就不多说了,接下来就来看看这个工程是怎么实现的。我们先来看看RTL视图:

这里写图片描述

从该图中可以看到,这里一共有5个模块:PLL模块、UARTRX接收模块、DISMEM显存模块、GETZIMO字模译码模块、VGA显示模块。PLL模块产生VGA(800*600@60Hz)所需的40M时钟,UARTRX模块接收上位机发来的数据,显存模块保存需要显示的字符,字模模块将显存的字符译

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值