280049 CLB编译过程不产生CLB.vcd文件问题解决办法

最新推荐文章于 2024-05-11 15:46:04 发布
最新推荐文章于 2024-05-11 15:46:04 发布
阅读量517 收藏 2
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_39462034/article/details/117527139
版权

280049 CLB编译过程不产生CLB.vcd文件问题解决办法

最近在用280049使用CLB模块时，碰到按照TI官方文件提供的过程进行编译时不会产生CLB.vcd文件的情况。

1.TI官方论坛对这个问题的解答

链接: link.
在这里插入图片描述

2.解决办法

TDM-GCC和gtkwave版本有问题

gtkwave下载地址：https://sourceforge.net/projects/gtkwave/files/gtkwave-3.3.100-bin-win64/
在这里插入图片描述

TDM-GCC下载地址：https://sourceforge.net/projects/tdm-gcc/files/TDM-GCC%20Installer/td

最低0.47元/天 解锁文章
不爱学习的小边同学
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
TMS320F280049C 学习笔记20 可配置逻辑块 (CLB) 例程
whyorwhnt的专栏
04-18 4508
总结了280049C 官方的CLB例程。
TMS320F280049C 学习笔记3 可配置逻辑块 Configurable Logic Block (CLB) 技术手册
whyorwhnt的专栏
02-12 7559
CLB是最近TI新推出的部分取代外挂FPGA的工具，记录一些参考文献，翻译了技术手册中CLB章节的大部分内容。
TMS320F280049 CLB模块--输入输出连接（1）
最新发布
shacheyoumen的专栏
05-11 347
文档中有全局输入/局部输入/输出信号多选器信号3个表格，由于表格较长，就不再截图。如果需要详细了解，可以查看参考文档。下图是CLB外部输入框图，可以经其他外设或GPIO给到CLB X-BAR，然后给到CLB模块内部。下面是CLB内部输入框图。可以看到CLB内部边界输入有3个来源：全局输入/本地输入/寄存器输入。默认是输出外设信号，当CLB要输出时需要使能CLB_OUT_EN[n]。下图是CLB的输出，可以看到CLB有8个输出，然后复制3份后向外输出，共24个对外输出。下图是信号选择的实例。
TMS320F280049C 学习笔记19 可配置逻辑块 (CLB) 软件配置
whyorwhnt的专栏
04-18 7135
讨论了CLB Tool的软件配置方法。
F280049C配置CLB模块时遇到的许多问题
Dahaoren666的博客
09-06 897
F280049C配置CLB模块时遇到的问题（亲测有效！！！）
【TI C2000TM CLB简介】
qq_24402247的博客
09-15 1307
你好！欢迎浏览我的新专题TI C2000可配置逻辑块CLB。C2000系列中的CLB 模块本质是将FPGA 的一些功能集成到了DSP 当中，其最大的好处是能够对EPWM、ECAP、EQEP 及外部输入部分信号进行逻辑处理，将输出的信号给到EPWM、XBAR 以及别的模块当中。这使得工程师们再利用单片DSP 的情况下，有更大的自由度去实现一些复杂的逻辑，减少外围的逻辑门。
CLB.zip_clb_clb 结构_clb标签文件_site:www.pudn.com_怎么用clb文件
09-14
在本资料“CLB.zip”中，包含了关于CLB的详细信息，主要关注CLB的结构以及如何使用CLB文件。 CLB的结构通常由一系列的查找表（LUT）和触发器（Flip-Flops）组成。LUT，即查找表，是实现逻辑功能的基础，可以配置为...
CLB.rar_*.clb_.clb_Custom control_列表控件
09-24
一款VC++自定义的列表控件，可以展开、折叠。 　WINDOWS应用程序的创建一般都需要使用控件，像VB、DELPHI等编程环境都提供了相当多的控件供程序员调用，这些控件基本上能满足程序开发的要求，但有时也会有些不尽...
PyPI 官网下载 | tencentcloud-sdk-python-clb-3.0.438.tar.gz
01-30
在tencentcloud-sdk-python-clb-3.0.438压缩包中，包含的文件主要是SDK的核心库和相关文档，如`setup.py`用于安装和配置，`tencentcloud`目录下则是SDK的具体模块，如`clb`模块对应CLB服务的API接口。开发者可以通过...
PyPI 官网下载 | tencentcloud-sdk-python-clb-3.0.553.tar.gz
02-12
然后，通过导入SDK中的模块，如`tencentcloud.clb.v20180317`，就可以开始编写与腾讯云CLB服务交互的代码了。 总结来说，`tencentcloud-sdk-python-clb-3.0.553.tar.gz`是一个为Python开发者设计的工具，它简化了与...
gtkwave-3.3.100-bin-win64.zip
12-20
用于DSP中CLB仿真的工具
F280049寄存器版示例程序
04-19
该文档为DSP TMS320F280049工程的示例程序，已编译通过，需要的可自行下载
CLB资源介绍
04-12
FPGA基础开发单元CLB资源介绍，包括函数生成器LUT逻辑
Python库 | tencentcloud-sdk-python-clb-3.0.402.tar.gz
03-11
from tencentcloud.clb.v20180321 import clb_client, models cred = credential.Credential("your_secret_id", "your_secret_key") client = clb_client.ClbClient(cred, "ap-guangzhou") response = client....
TI C2000系列DSP可配置逻辑块（CLB）设计说明
ngany的博客
02-20 6505
TI C2000系列DSP可配置逻辑块（CLB）设计说明CLB结构概述CLB输入CLB输出CLB的TILE块FLowchart流程图导出与导入导出导入 CLB结构概述 基本级别配置中存在的四个 CLB 模块中的每一个都由一个输入信号选择器、 一个 CLB 逻辑块和一个外设信号多路复用器组成。 输入信号选择器选择进入 CLB 逻辑块的八个信号， 外设信号多路复用器分配 CLB 逻辑块的八个输出。 在逻辑块本身内部， 将逻辑运算应用于八个输入（由配置寄存器的内容决定） ， 以生成八个输出信号。 这些逻辑运算可以
通过新外设CLB猜测TI C2000的发展方向
电机与控制
10-28 3365
​TI在28004x，2837x，28002x，2838x等最新一代的器件上集成的新的外设模块叫CLB（Configurable Logic Block）。 官方的介绍如下： “C2000可配置逻辑块（CLB）是可配置块的集合，可使用软件互连以实现自定义数字逻辑功能。CLB能够通过一组X-bar连接来增强现有的外围设备，如ePWM、eCAP、eQEP。X-bar还允许CLB连接到外部GPIO引脚，通过这种方式，CLB可以被配置为与外设交互以执行小的逻辑功能，例如简单的PWM发生器，或者实现定制的串行
CLB功能及配置
工程師的搬砖路
08-06 6226
CLB功能及配置CLB功能介绍Tile输入/输出 以下内容基于TI的DSP芯片，型号为TMS320F28004x。 CLB功能介绍 接下来首先介绍一下28004x中CLB的功能。 C2000系列中的CLB模块本质上是将FPGA的一些功能集成到了DSP当中，其最大的好处是能够对EPWM、ECAP、EQEP以及外部输入部分信号进行逻辑处理，将输出的信号给到EPWM、XBAR以及别的模块当中。这使得工程师们在利用单片DSP的情况下，有更大的自由度去实现一些复杂的逻辑，减少外围的逻辑门。 Tile C2000的2
huffman编码的程序流程图_F28379D之CLB解码多摩川编码器2——LIB版例程讲解（原创）...
weixin_35150962的博客
12-25 814
我在第一篇文章中已经跟大家介绍过379解码多摩川编码器的一些入手小知识，链接如下TMS320F28379D之CLB解码多摩川编码器1——入手小知识（原创）请大家一定要看入手小知识，再来看例程分析。今天跟大家分析一下TI的官方例程。首先，我默认你已经安装了CCS，目前我装的是CCS9.2，CCS10已经出了，基本上从9.2开始是嵌入了CLB TOOL的，可用于开发CLB，我还没深入研究过，以下是CC...
fpga clb测试
07-27
您好！对于FPGA（Field-Programmable Gate Array）的CLB（Configurable Logic Block）测试，可以执行以下步骤： 1. 配置测试环境：准备好适用于FPGA的测试工具和开发环境。这可能包括Xilinx Vivado、Intel Quartus Prime等。 2. 设计测试模块：根据您的需求，设计一个用于测试CLB的模块。这可以是一个简单的逻辑电路，也可以是更复杂的组合电路。 3. 生成测试向量：根据设计的测试模块，生成一组适当的输入测试向量。这些向量应该包含各种可能的输入组合，以验证CLB的功能和性能。 4. 编译和综合：使用测试工具，将设计和测试向量编译成适合FPGA的比特流文件。这个过程通常包括将设计映射到FPGA的逻辑资源，并生成适当的时序约束。 5. 下载和配置：将生成的比特流文件下载到目标FPGA设备中，并进行配置。这样，CLB就会被正确地实现和配置在FPGA上。 6. 运行测试：使用适当的测试工具和方法，对已经配置好的FPGA进行测试。这可能包括检查输出结果是否与预期相符，测量时序延迟等。 7. 分析和调试：如果测试发现问题，可以使用调试工具和技术来分析和修复问题。这可能涉及查看波形、调整时序约束、重新设计电路等。 需要注意的是，具体的CLB测试方法可能因FPGA厂商和工具而异。因此，在进行CLB测试之前，建议参考相关的FPGA厂商文档和测试指南，以获取更详细和准确的信息。 希望这些信息能对您有所帮助！如果您有更多问题，请随时提问。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值