FPGA进阶：手撸神经网络

进过了之前的基础学习，想必大家应该对verilog有了个比较清晰的认识

那么接下来，我们就来撸个神经网络吧！

---

首先来介绍一下该神经网络的规格：

使用IEEE标准的32位浮点数运算

网络大小为3*3*3

激活函数使用relu

神经网络为固定结构

使用组合电路，这意味着只要输入一个数据就能瞬间出来结果

所有的电路模块均为组合逻辑

---

使用到的基本资源：

浮点运算器，浮点乘法器，浮点加法器，激活函数运算器

特别注意：所有的数据类型均为单精度浮点数

---

首先是激活函数运算模块

module Act_Func(
	input[31:0] Xi,
	output[31:0] Yo
);

assign Yo = Xi[31] ? 32'd0 : Xi;

endmodule

---

浮点运算单元：

浮点运算单元比较复杂，这里不贴代码，

FPU_ADD(a,b,y);
FPU_MUL(a,b,y);

---

人工神经元模块：

module Neural(
	input[3*32-1:0] Xi,
	input[3*32-1:0] Ws,//权重
	input[31:0]  B,//偏执
	output[31:0] Yo
);

wire[