（9）UVM Sequencer的仲裁特性介绍

最新推荐文章于 2023-12-06 16:03:48 发布

数字ic攻城狮

最新推荐文章于 2023-12-06 16:03:48 发布

阅读量710

点赞数 2

分类专栏： UVM验证方法学文章标签：芯片 systemverilog V2pro UVM验证 verilog

本文链接：https://blog.csdn.net/qq_40051553/article/details/121455251

版权

UVM验证方法学专栏收录该内容

30 篇文章 63 订阅

订阅专栏

UVM Sequencer的仲裁特性介绍

介绍
Sequencer的仲裁示例
结果总结

uvm_sequencer类自建了仲裁机制用来保证多个sequence在同时挂载到sequencer时，可以按照仲裁规则允许特定sequence中的item优先通过。

介绍

在实际使用中，可以通过uvm_sequencer::set_arbitration(UVM_SEQ_ARB_TYPE val)函数来设置仲裁模式，这里的仲裁模式UVM_SEQARB_TYPE有下面几种值可以选择：

UVM_SEQ_ARB_FIFO：默认模式。来自于sequences的发送请求，按照FIFO先进先出的方式被依次授权，和优先级没有关系。
UVM_SEQ_ARB_WEIGHTED：不同sequence的发送请求，将按照它们的优先级权重随机授权。
UVM_SEQ_ARB_RANDOM：不同的请求会被随机授权，而无视它们的抵达顺序和优先级。
UVM_SEQ_ARB_STRICT_FIFO：不同的请求，会按照它们的优先级以及抵达顺序来依次授权，因此与优先级和抵达时间都有关。
UVM_SEQ_ARB_STRICT_RANDOM：不同的请求，会按照它们的最高优先级随机授权，与抵达时间无关。
UVM_SEQ_ARB_USER：用户可以自定义仲裁方法user_priority_arbitration（）来裁定哪个sequence的请求被优先授权。

Sequencer的仲裁示例

在这里插入图片描述

class bus_trans extends uvm_sequence_item; 
	rand int data; 
	...
endclass 
class child_seq extends uvm_sequence; 
	rand int base; 
	...
	task body(); 
		bus_trans req; 
		repeat(2)`uvm_do_with(req,{data inside {[base:base+9]};})
	endtask
endclass
class top_seq extends uvm_sequence; 
	...
	task body(); 
		child_seq seq1, seq2, seq3; 
		m_sequencer.set_arbitration(UVM_SEQ_ARB_STRICT_FIFO); 
		fork
			`uvm_do_pri_with(seq1,500,{base==10;})
			`uvm_do_pri_with(seq2,500,{base==20;}) 
			`uvm_do_pri_with(seq3,300,{base==30;})
		join 
	endtask 
endclass
class sequencer extends uvm_sequencer;
	...
endclass

uvm_sequencer提供了两种锁定机制，分别通过lock（）和grab（）方法实现，这两种方法的区别在于：
1、lock（）与unlock（）这一对方法可以为sequence提供排外的访问权限，但前提条件是，该sequence首先需要按照sequencer的仲裁机制获得授权。而一旦sequence获得授权，则无需担心权限被收回，只有该sequence主动解锁（unlock）它的sequencer，才可以释放这一锁定的权限。lock（）是一种阻塞任务，只有获得了权限，它才会返回。
2、grab（）与ungrab（）也可以为sequence提供排外的访问权限，而且它只需要在sequencer下一次授权周期时就可以无条件地获得授权。与lock方法相比，grab方法无视同一时刻内发起传送请求的其它sequence，而唯一可以阻止它的只有已经预先获得授权的其它lock或者grab的sequence。
3、需要注意的是，由于“解铃还须系铃人”，如果sequence使用了lock（）或者grab（）方法，必须在sequence结束前调用unlock（）或者ungrab（）方法来释放权限，否则sequencer会进入死锁状态而无法继续为其余sequence授权。

class bus_trans extends uvm_sequence_item; 
	...
endclass 
class child_seq extends uvm_sequence;
	... 
endclass 
class lock_seq extends uvm_sequence;
	...
	task body(); 
		bus_trans req;
		#10ns;
		m_sequencer.lock(this); 
		`uvm_info("LOCK","get execlusive access by lock()", UVM_LOW)
		repeat(3)#10ns `uvm_do_with(req,{data inside {[100:110]};})
		m_sequencer.unlock(this); 
	endtask 
endclass
class grab_seq extends uvm_sequence; 
	...
	task body(); 
		bus_trans req;
		#20ns; 
		m_sequencer.grab(this);
		`uvm info("GRAB","get exclusive access by grab()", UVM_LOW)
		repeat(3)#10ns `uvm_do_with(req,{ data inside {[200:210]};})
		m_sequencer.ungrab(this); 
	endtask 
endclass
class top_seq extends uvm_secquence;
	... 
	task body();
		child_seq seql, seq2, seq3; 
		lock_seq locks; 
		grab_seq grabs; 
		m_sequencer.set_arbitration(UVM_SEQ_ARB_STRICT_FIFO); 
		fork 
			`uvm_do_pri_with(seq1,500,{ base==10;})
			`uvm_do_pri_with(seq2,500,{ base==20;})
			`uvm_do_pri_with(seq3,300,{ base==30;})
			`uvm_do_pri(locks,300)
			`uvm_do(grabs)
		join 
	endtask 
endclass