PLL:分频器,用于时钟的分频或者倍频
MIG:memory interface generate(控制DDR的读写操作),动态内存的读写才需要这个控制器【XX_D_XX】
DMA:Direct Memory Access 内存直接读取,不经过CPU
VIP:video image processor:视频图像处理
I2C:一种总线协议,用于数据传输,数据线SDA,时钟线SCL
dir:dirver驱动【i2c_dir】
PS / PL:PS为ARM端(软件),PL为FPGA端(硬件),要看清楚资源分布在哪一端
PMOD:一种外围接口,可以有很多类型(I2C等等)
Master AXI / Slave AXI :zynq中的主总线端口和从总线端口(主端口为主动发起的一方(摄像头),从端口为被动接受的一方)
(1)工程文件夹的内容
ip:IP核 sim:仿真文件
src:RTL代码 xdc:约束文件
(2)IP
搞清楚文件类型的功能
.dcp 行为级仿真文件
.xdc 综合后的文件