Vivado HLS(High-level Synthesis)笔记五:for循环优化

一. 基本性能指标

for循环优化的基本概念、对for循环施行流水的优化、for循环的展开以及for循环的循环变量的数据类型是否对结果资源有影响
在这里插入图片描述

1. 流水线优化

在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

2. for循环的展开

在这里插入图片描述在这里插入图片描述在这里插入图片描述

  • 默认情况下for循环是被折叠的,所谓折叠可以理解为所有每次循环都是采用同一套电路,只是这个电路被分时复用,而展开就意味着这个for循环被复制了n或者n/2份,这个是可以设置的;
  • for循环可以部分展开,比如trip count为6时,可以将for循环拆分成3个,分别对应(0,3)、(1,4)、(2,5)次循环,其中同组的共用一套逻辑资源;

3. 循环变量i

在这里插入图片描述
正常情况下,循环变量i的类型不会影响最后的综合结果,因为Vivado HLS考虑的是i的最大值,然后使用FPGA的最小资源

4. 总结

在这里插入图片描述

二. for循环优化——循环合并

在这里插入图片描述
在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

  • 两个相互独立的for循环我们期望可以并行执行,但是在默认情况下,HLS是顺序执行的,我们可以在HLS中通过directive来将两个for循环合并;
  • 合并可以帮助我们在一定程度上降低latency,这是因为在默认情况下for循环都会创建额外的状态机,而状态机会占用额外的时钟周期和资源;
  • 当循环边界不一致时,以较大的那个作为合并后的循环边界;
  • 如果一个循环变量是边界,而另一个是变量,这个时候不能合并,会报错;
  • 如果两个循环边界都是变量,同样合并时会报错;

对于变量作为边界的for循环如何合并?
在这里插入图片描述在这里插入图片描述
合并的规则:
在这里插入图片描述

  • 循环边界都是常数且不一致时,合并后的循环边界由较大的边界决定;
  • 边界都是变量时,要求两个变量能够达到的最大值是一致的,这保证了它们有相同的迭代周期;

总结:
在这里插入图片描述

三. for循环的优化——数据流

循环之间有依赖关系,可以应用流水线,不可以用合并;
在这里插入图片描述
没有应用数据流时循环执行顺序为左,应用了之后为右,可以看出来,使用了数据流之后我们并不需要前面的循环完全执行结束后才执行下一个循环任务,只有前面的有输出我就可以做下一个子任务了。同时各个任务之间有交叠,这帮助我们降低latency进而提高数据吞吐率。
在这里插入图片描述在这里插入图片描述
dataflow优化的限制:
在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

  • single-producer-consumer Model,两个循环同时使用前面的同一个变量,不能应用数据流,改善的方法是在前面将这个变量分别赋给不同的两个变量,进而这两个变量分别进入不同的循环;
  • Bypassing Tasks Model,temp3的数据来自loop2,所以不能使用合并和dataflow,改善的方法是在中间循环中通过简单的复制消除bypass;
  • Configuring Dataflow Memory Channels,HLS实现不同任务之间的channels是通过ping-pong或者FIFO缓冲器;如果参数类型为scalar、pointer、reference,HLS会将其综合成FIFO,如果是个数组,HLS判断出数据流是顺序的就会配置成FIFO,否则就是ping-pong RAM;
  • 也可以使用cofig_dataflow configuration显式地告诉HLS要配置成FIFO还是ping-pong RAM,配置成FIFO时要特别注意FIFO的深度,否则在C和RTL协同仿真时会报错;

总结:
在这里插入图片描述

四. for循环优化——嵌套的for循环

在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述
三种类型的嵌套for循环:

  • Perfect loop nest:循环的边界都是常量,同时循环体只会在最内层的for循环中出现;
  • Semi-Perfect loop nest:最外层循环的边界是变量,但是最内层for循环边界是常数,同时循环体一定在最内层for循环;
  • Imperfect loop nest有两种,一种是循环边界都是常量,但是外部循环也有循环体,第二种是虽然外部循环没有循环体,但是内部循环的边界是变量;

对于Imperfect loop,我们希望通过一些手段将其转化成Perfect或者Semi-Perfect loop。
在这里插入图片描述
对某层for循环做流水,该层下面的for循环都会被展开;

不加任何约束、对最内部做流水、中间层做流水、最外部做流水的比较:显然对最外部做流水的延迟最小,但对应的增加了硬件成本;同时对整个函数做流水会将所有层都展开,延迟最低,硬件成本最高。
在这里插入图片描述在这里插入图片描述
矩阵乘法优化:
在这里插入图片描述在这里插入图片描述
总结:
在这里插入图片描述

五. for循环优化的其他方法

在这里插入图片描述

1. 并行化的问题

在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

2. Loop Pipeline with Rewind Option

在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述
rewind并不是适合所有for循环,它是有条件的。

什么时候使用Pipeline会失效?
当将一个任务做流水时,for循环下面的操作都会被展开,如果for循环边界是变量时,这个操作就会失败;
在这里插入图片描述

3. 如何处理循环边界是变量的情形?

当循环边界是变量时,HLS无法确定loop的latency,进而无法确定整个函数的latency。
在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述
对于这种情形有三种解决方法:

  • 使用Tripcont这种directive,这种方法不会对综合结果有任何影响,只是用于report的显示以及不同solution之间的比较;
  • 将循环边界的数据类型声明为 ap_int,对综合结果有优化;
  • 在C代码中使用assert macro;

三种方法的比较:可以看出来,使用assert的方式latency最小,硬件成本也最低。
在这里插入图片描述
总结:
在这里插入图片描述

ug871-vivado-high-level-synthesis-tutorial.pdf是有关Vivado高级综合教程的文档。该文档提供了使用Vivado高级综合工具的指南和教程,以帮助开发人员更高效地进行数字设计。 Vivado是赛灵思公司开发的综合工具套件,用于设计和实现数字电路。高级综合是一种将高级语言(如C或C++)转换为硬件描述语言(如VHDL或Verilog)的技术。它使开发人员能够使用更高级的语言进行设计,并将其转换为硬件电路,从而加快设计过程的速度。 在ug871-vivado-high-level-synthesis-tutorial.pdf中,开发人员将学习如何使用Vivado高级综合工具来创建和转换高级语言设计。文档以简单易懂的方式介绍了Vivado高级综合工具的基本概念和操作步骤。 该教程包含以下主要内容: 1. 介绍了高级综合的基本原理和优势,以及该技术可以加快设计速度的原因。 2. 解释了Vivado高级综合工具的功能和特点,以及如何进行安装和配置。 3. 提供了使用Vivado高级综合工具进行设计的具体步骤和操作指南。其中包括创建高级语言设计文件、设定综合目标和选项、运行综合和优化过程等。 4. 展示了如何生成和验证转换后的硬件电路,并进行仿真和测试。 5. 提供了一些示例案例,帮助开发人员更好地理解和应用Vivado高级综合工具。 通过学习和应用ug871-vivado-high-level-synthesis-tutorial.pdf中的内容,开发人员可以更有效地利用Vivado高级综合工具进行数字设计。这将使他们在开发过程中节省时间和精力,并且能够更快地实现设计目标。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值