![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA-Zynq7000
芯益求新
这个作者很懒,什么都没留下…
展开
-
FPGA时序约束理论(基于Vivado)
引言 FPGA的时序约束是非常重要的,它在FPGA的综合和实现过程中扮演了一个非常重要的角色。最近在公众号中看到了一系列关于FPGA时序约束相关的内容,觉得写的非常好,非常全面,深入浅出地介绍了有关于时序约束相关的理论知识,非常值得我们学习,现分享给大家。建立与保持时间时序路径与时序模型I/O约束时钟周期约束两种时序例外XDC约束优先级致谢 以上内容来自如下图所示的公众号,类容写的非常好,质量非常高,希望大家可以去多多关注他。...原创 2021-01-06 20:17:50 · 1905 阅读 · 0 评论 -
Vivado在线调试之集成逻辑分析仪(ILA)的使用
引言 由于在对FPGA进行编程时,当出现问题时,免不了要对内部信号进行一些监测和调试,以找出问题所在并加以解决,本文主要介绍在Vivado平台下如何利用集成逻辑分析仪(ILA)进行在线调试。调试的例子是利用串口通信连续发送0-255这256个数据。具体操作步骤建立工程(建立工程的基本操作在这里就不详细介绍了,按照一般建立工程的操作进行即可) Creat Project->工程命名->选择工程存放路径->选择目标器件->添加源文件->添加测试...原创 2020-11-03 11:24:17 · 13136 阅读 · 1 评论 -
乒乓RAM基本原理和操作介绍
引言 乒乓操作是一个非常常用的数据流控制处理技巧,乒乓RAM源于乒乓操作的基本原理,本节将对乒乓RAM作一个简单的介绍,也作为平常学习笔记的一个记录,等忘记后可以回来复习复习。主要内容 乒乓RAM的基本结构如下图所示,主要由两个RAM和两个2选一数据选择器组成。 乒乓RAM的处理流程:输入数据流通过数据选择器等时分配到两个RAM数据缓冲区; 在第一个数据缓冲周期,将输入数据流缓存到RAMA; 在第二个数据缓冲周期,将输入数据流缓存到RAMB,同时将RAMA...原创 2020-08-02 20:09:06 · 10025 阅读 · 0 评论 -
基于ZYNQ-7000的AI加速器设计之整体架构阐述
本次AI加速器的设计,主要利用Xilinx公司的ZYNQ-7000全可编程器件,主要目的是应对人工智能时代算力不足的问题,由于人工智能时代的到来,各种神经网络的训练,数据挖掘,机器视觉和图像处理等算法计算复杂度较高,传统计算机出现计算时间较长或无法计算的问题,工作效率较低,而FPGA作为一种并行处理器件,相比传统CPU而言,计算速度较快,因此,我们可以尝试将一些原来由CPU处理的相关计算交...原创 2019-11-20 19:45:29 · 5005 阅读 · 0 评论 -
基于ZYNQ-7000的AI加速器设计之GP接口的实现
1、GP接口简介 GP接口是ZYNQ-7000系列器件中用于实现PS与PL端进行数据通信的数据接口,GP接口传输数据速率一般较慢,通常用作控制信息的传输,在利用GP接口的时候,PS端的角色是Master,PL端为Slave,此时PS端传送控制信息控制PL端进行相应操作。整个PS端PL端利用GP接口进行数据交换的示意图如下图所示: 寄存器数量为4-512个,寄存器位宽为32...原创 2019-11-10 16:23:01 · 4599 阅读 · 0 评论 -
基于ZYNQ-7000的AI加速器设计之PS端(ARM)网络编程(TCP协议)
前注:ARM端的TCP协议编程步骤和UDP协议编程步骤完全相同,只是在ARM端的C代码实现不同,在本次TCP协议实现过程中我们主要利用了官方提供的Demo,然后根据自己的需要加以改写,具体过程如下。1、开始前的准备工作关闭电脑防火墙 连接开发板电源 开发板与PC之间串口连接,JTAG下载线连接 PC机与开发板间网线连接,并保证能ping通2、Vivado端配置创建工程,具体步骤...原创 2019-11-07 21:06:21 · 3778 阅读 · 4 评论 -
ZYNQ-7000的Vivado裸机开发流程
创建工程(Create Project) 创建块设计(Create Block Design) 添加ZYNQ7 Processing System IP核 根据自己的设计需要,修改ZYNQ7的相关配置,如时钟,串口,定时器,PS-PL设置等 合法有效性检查(Validate Design)快捷键为F6 导出输出文件,在source文件目录下,选中System.BD,右键选择Generat...原创 2019-10-27 15:18:51 · 2756 阅读 · 0 评论 -
ZYNQ-7000全可编程片上Soc器件基本知识介绍
一、Soc简单介绍 ZYNQ-7000全可编程片上Soc是Xilinx公司采用的是ARM-Cortex-A9双核处理器,处理器以硬核的形式存在于FPGA中。说到硬核,下面介绍一下硬核和软核的区别: 硬核 :处理器以硅片的形式存在于FPGA中,不占用本身的可编程逻辑资源,运算速度快,性能优于软核。 软核:以网表的形式存在,在需要调用软核时,在vivado等IDE平台上...原创 2019-10-27 14:54:33 · 3661 阅读 · 0 评论 -
基于ZYNQ-7000的AI加速器设计之PS端(ARM)网络编程(UDP协议)
1、开始前的准备工作关闭电脑防火墙 连接开发板电源 开发板与PC之间串口连接,JTAG下载线连接 PC机与开发板间网线连接,并保证能ping通2、Vivado端配置创建工程,具体步骤不详细介绍,网上都有教程,器件型号按照实际用的板子的型号选,我这里用的是米联Miz7035的板子 工程创建完毕后,在Vivado主页左边有个(创建块设计)create block design,点击创...原创 2019-11-05 21:22:47 · 3726 阅读 · 3 评论