【数字IC/FPGA】常用计数器

加法(减法)计数器

模N加法计数器：计数器的值从0开始递增，变化到N-1后又变为0
模N减法计数器:计数器的值从N-1开始递减，变化到0后又回到N-1。
部分代码

always@(posedge clk,posedge rst)
if(rst)
begin
    if(incr)
        cnt<=0;
    else
        cnt<=N-1;
end
else
begin
    if(incr)
        if(cnt==N-1)
            cnt<=0;
        else
            cnt<=cnt+1;
    else
        if(cnt==0)
             cnt<=N-1;
        else
             cnt<=cnt-1;
end

环形计数器

环形计数器类似于热独码，它由n个寄存器构成，这n个寄存器中有且仅有一个值为1，其余都为0，环形计数器在进行计数时，这n个寄存器中的1会进行移动，如下图所示，就像一个环似的，因此得名。

其代码实例如下

always@(posedge clk,posedge rst)
if(rst)
    cnt<={{(N-1){1'b0}},1'b1};
else
    cnt<={cnt[N-2:0],cnt[N-1]};

约翰逊计数器

约翰逊(Johnson)计数器又称扭环计数器,是一种用n位触发器来表示$2n$个状态的计数器。约翰逊(Johnson)计数器有一个非常明显地好处，相邻两组数只有一位不同（这和格雷码非常相似），因此在计数过程中不会存在竞争冒险问题。
以4bit约翰逊(Johnson)计数器为例，4bit约翰逊(Johnson)计数器，能表示8种状态，相邻两组数之间，仅有1bit不同：
0000 -->1000 --> 1100–> 1110 -->1111—> 0111 —>0011–>0001—>0000—>1000
可以看到，第9个数据和第一个数据重复了，因此周期为8。
代码示例如下：

always@(posedge clk,posedge rst)
if(rst)
    cnt<=0;
else
    cnt<={~cnt[0],cnt[N-1:1};

线性反馈移位计数器（LFSR计数器）

（这在之前的一篇博客中讲到过链接）
LFSR计数器通过重复出现的某个随机序列作为实现计数器的基础。与常规计数器不同，它不进行常规的加法计数和减法计数。它由一组级联的移位寄存器加上异或门或者异或非门构成的反馈构成。
根据相关理论，当LFSR电路的反馈多项式为本原多项式时，它就可以产生一个周期为$2^n-1$的序列
下表是n位寄存器组成的LFSR电路的反馈多项式(使得周期为$2^n-1$)

以n=5，反馈多项式为$x^5+x^3+1$为例，其代码实现如下：

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2022/03/09 15:40:06
// Design Name: 
// Module Name: LSFR1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module LSFR(
input logic clk,
input logic rst_n,
output logic [4:0] o
    );

always_ff@(posedge clk,negedge rst_n)
if(~rst_n)
    o<=5'b00001;
else
begin
    o<={o[3:0],o[4]^o[2]};           //反馈多项式为x^5+x^3+1
end
endmodule

仿真波形图，可以看到，周期的确是$2^5-1=31$