always块中时序逻辑 negedge rst_n和posedge rst实际电路

对于时序逻辑中的negedge rst_n和posedge rst复位，实际的电路是什么样呢？实际上由于不同的工艺库下不一定有直接对应DFF，所以很可能就是一个DFF+复位通路上一个INV组成。根据不同的复位信号和复位值的组合有以下4中情况：

1.低复位，复位值为0

2.低复位，复位值为1

3.高复位，复位值为0

4.高复位，复位值为1

我们以TSMC 7NM工艺库为例，由于该库中只存在以下两种stdcell

SDFSYNC1RPQD1xxxxxVT ：高复位，复位值为0

SDFSYNC1SNQD1xxxxxVT：低复位，复位值为1

可参考：

tsmc 7nm工艺下用做syncCell的stdCell介绍_cy413026的博客-CSDN博客

所以对于下面的4个dff，只有b_0和a_1可以直接map到stdCell

而对于a_0和b_1,最终结果如下：

SDFSYNC1RPQD1xxxxxULVT UI_sync(.D(d), .SI(1'b0), .SE(1'b0), .CP(clk), .CD(~rst_n), .Q(a_0));
SDFSYNC1SNQD1xxxxxULVT UI_sync(.D(d), .SI(1'b0), .SE(1'b0), .CP(CLK), .SDN(~rst), .Q(b_1));