状态机的HDL设计与仿真验证

作者： Saint
掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a
微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1
GitHub：github.com/saint-000
CSDN: https://me.csdn.net/qq_40531974

状态机的HDL设计与仿真验证

一、实验原理：
状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。状态机分为三大类型：
1. Moore状态机：次态=f(现状)，输出=f(现状)，即输出信号是直接由状态寄存器译码得到

2．Mealy状态机：次态=f(现状，输入)，输出=f(现状，输入)，即以现时的输入信号结合即
将变成次态的现状编码成信号输出。

3．混合型状态机

二、实验目的：
在实验中经常会涉及到状态的改变，有时候任何状态之间都可以互相切换，如果直接用常规的编写方式对于一些没有规律的或则极其复杂的设计而言效率是非常低的。我们通过三段式的状态机代码的编写，体会该框架的综合性，熟悉了相应的编码方式后可以将其用来带入其他模块代码的编写。

三、实验内容：
摩尔状态机的VHDL代码录入及波形仿真。

四、实验器材（设备、元器件）：
①软件Active-HDL9.2 ②Windows操作系统

五、（1）选择器
实验步骤：
1.打开Active-HDL9.2，页面会跳出提示框，可以选择之前建立好的文件打开，也可以创建新的设计文件，这里我们对选择器进行创建新的设计，故点击Create new workspace，然后
设置Workspace name为Moore。
2. 创建一个空的设计，添加一些基本信息，输入设计文件名。
3.在软件中点击File，选择New然后点击创建VHDL Source，对设计模型的实体，构造体进行命名，命名为Moore，此处四选一数据选择器的构造体填