芯片测试流程术语

测试相关名词：

CP测试

wafer level 的电路测试含功能

CP测试，英文全称Circuit Probing、Chip Probing，也称为晶圆测试，测试对象是针对整片wafer中的每一个Die，目的是确保整片wafer中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证。可以用来检测fab厂制造的工艺水平。

CP的难点是如何在最短的时间内挑出坏的die，修补die。

常用到的设备有测试机（IC Tester）、探针台（Prober）以及测试机与探针卡之间的接口（Mechanical Interface）

FT测试

device level 的电路测试含功能

FT测试，英文全称Final Test，是芯片出厂前的最后一道拦截。测试对象是针对封装好的chip，CP测试之后会进行封装，封装之后进行FT测试。可以用来检测封装厂的工艺水平。

FT测试一般分为两个步骤：1）自动测试设备（ATE）2）系统级别测试（SLT）---2是必须项，1一般小公司可能用不起。ATE测试一般只需要几秒钟；SLT一般需要几个小时，逻辑比较简单。

FT的难点是如何在最短的时间内保证出厂的Unit能够完成全部的功能。FT需要tester（ATE）+ handler + socket。

FT是packaged chip level的Final Test，主要是对于这个（CPpassed）IC或Device芯片应用方面的测试，有些甚至是待机测试

SLT测试

一般用ATE测试覆盖率无法满足时就会补充SLT。还有一种就是为了控制成本，因为ATE的测试成本比较高，SLT的测试布局图大概是这样，把芯片放在测试板上，测试板可以用于验证芯片的各个功能。因为他们控制多台测试机，这样可以实现批量的测试。

WAT

wafer level 的管芯或结构测试

WAT是Wafer AcceptanceTest，对专门的测试图形（test key）的测试，通过电参数来监控各步工艺是否正常和稳定;