碰碰跳跳-CSDN博客

转载 Tcl -- proc

Tcl--Proc（procedure 的简称）TCL支持过程的定义和调用，在TCL中，过程可看作是用TCL脚本实现的命令，效果与TCL的固有命令相似。TCL中的过程类似于C中的函数。[plain] view plain copy% proc add {x y}{expr $x+$y} 参数一：add 过程名参数二：{x y} 过程的参数列表，参数之间用空格隔开。参数三：{expr $...

2018-06-03 06:18:21 1783

参照ug1118第六章，以及https://www.xilinx.com/products/intellectual-property/ip-encryption.html使用如下命令对verilog进行加密：encrypt -langverilog -ext .vp -key keyfile.txt myip1.v myip2.v …vhdl也类似keyfile.txt中的密钥根据vivado版...

2018-05-18 10:14:50 1338

原创 Vivado 2016.4 crash

https://forums.xilinx.com/xlnx/board/crawl_message?board.id=IMPBD&message.id=17780https://forums.xilinx.com/xlnx/board/crawl_message?board.id=SYNTHBD&message.id=20441https://www.xilinx.com/sup...

2018-05-09 08:30:07 1062

原创 zynq 编译

新编译器下载地址：https://github.com/xupsh/CodeSourcery

2018-04-19 11:43:19 346

原创 AXI_VTC(slave) AXI_TPG Video (master)

XAPP1285 - Scaling LiveVideo with the Video Processing Subsystem Application NoteXAPP1205 - Designing High-Performance Video Systems with the Zynq-7000 All Programmable SoC Using IP Integrator

2018-04-17 17:23:45 1477

原创 zynq 1G&10G 网络功能

zynq 706 参考设计：XAPP1082 - PS and PL Ethernet Performance and Jumbo Frame Support with PL Ethernet in the Zynq-7000 AP SoCZCU102参考设计：XAPP1305 - PS and PL-based 1G10G Ethernet Solution Application Not

2018-03-28 09:43:55 1745

原创 Xilinx_ISE_DS_Win_14.7_1015_1 win10 x64安装后，不能运行，老是提示_pn.exe - 系统错误

问题：Xilinx_ISE_DS_Win_14.7_1015_1 win10 x64安装后，不能运行，老是提示_pn.exe - 系统错误；起dos执行D:\Xilinx\ise\14.7\ISE_DS\ISE\bin\nt\_pn.exe 或D:\Xilinx\ise\14.7\ISE_DS\ISE\bin\nt64\_pn.exe弹出错误1：由于找不到libportability....

2018-03-21 17:21:49 5160

原创双die设计注意事项

1.跨die路径尽可能减少，跨die两边信号都必须为寄存器类型，最好使用多级寄存器；2.时钟clock，Reset信号尽量不要跨die，跨die会增加时钟skew；3.尽量保持数据流单向，边界附近画跨die Pblock；4.跨die路径时钟频率最高550MHz；5.时钟clock，reset不建议使用set max_fanout;

2018-01-17 14:38:18 1997

原创关于xilinx 客户自己生成 IP 加密

Xilinx有直接的视频教程https://www.xilinx.com/video/hardware/using-ip-encryption-vivado-design-suite.html 在UG1118的第六章中有对IP加密的详细教程 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_2/ug1

2018-01-15 15:03:13 5207 3

原创 xilinx文档分类

1. D:\XilinxDoc\7_Series\documentation\customer_notices / XCN14014- Top Marking Change 二维码说明

2018-01-11 13:42:19 725

原创 FPGA常见问题分析

1.bit文件可以工作，mcs不行典型的在系统的时钟问题。在系统已经加载成功了，但是时钟还没稳定。所以，导致系统不能正常工作。建议尝试把reset后移来解决此类问题。如果通过把program_B拉低，如果系统重新加载能正常工作，就可以确定是resrt问题1.bit文件可以工作，mcs不行典型的在系统的时钟问题。在系统已经加载成功了，但是时钟还没稳定。所以，导致系统不能正常工作。建议

2018-01-07 15:21:21 2643

原创把Xilinx的IPCORE解密成源代码的方法

把Xilinx的IPCORE解密成源代码的方法 1.加密的文件格式以can_v1_5/can_tl_bsp.vhd为例子a)前8个字节XlxV38EB是加密的版本号，没研究过其他加密版本，不知道有什么不同后面的fa00不知道做什么用b)第二行前8字节是这段密文长度，表示过3230H字节后是下一个加密段c)从18h开始是明文经过Zlib压缩后DES加密的

2018-01-07 11:42:54 9447

原创 IDELAYE2 & IDDR 原语 ISE 平台到 vivado移植

1. IDDR IDDR #( .DDR_CLK_EDGE("OPPOSITE_EDGE"), // "OPPOSITE_EDGE", "SAME_EDGE" // or "SAME_EDGE_PIPELINED" .INIT_Q1(1'b0), // Initial value

2017-12-20 09:45:07 5930

转载 FPGA功耗的那些事儿

在项目设计初期，基于硬件电源模块的设计考虑，对FPGA设计中的功耗估计是必不可少的。笔者经历过一个项目，整个系统的功耗达到了100w，而单片FPGA的功耗估计得到为20w左右，有点过高了，功耗过高则会造成发热量增大，温度高最常见的问题就是系统重启，另外对FPGA内部的时序也不利，导致可靠性下降。其它硬件电路的功耗是固定的，只有FPGA的功耗有优化的余地，因此硬件团队则极力要求笔者所在的FPGA团队

2017-12-20 08:44:07 5879

原创 zynq QSPI

1.zynq 使用QSPI启动，最大支持32MB镜像；2.fsbl运行起来后，支持IO模式访问QSPI，就没有32MB的限制；3.把uboot和image分开存储，Uboot运行起来后再引导image；4.fsbl，Uboot，Bit文件不会大于32Mbit ,使用EMMC可以解决此问题，

2017-12-19 22:58:41 2454

转载 ARM体系结构下面内存和i/o映射区别

ARM体系结构下面内存和i/o映射区别（1）关于IO与内存空间：在X86处理器中存在着I/O空间的概念，I/O空间是相对于内存空间而言的，它通过特定的指令in、out来访问。端口号标识了外设的寄存器地址。Intel语法的in、out指令格式为：IN 累加器, {端口号│DX}OUT {端口号│DX},累加器目前，大多数嵌入式微控制器如ARM、PowerPC等中并不提供I/O空间

2017-12-10 05:47:32 650

转载设备地址与IO内存映射

在嵌入式编程中，绝大部分功能都是通过驱动外设实现的，这些外设不仅可以是CPU外部的某种功能模块，也可以是CPU芯片内部集成的某些器件。这些芯片内部的外设基本都是通过总线的方式与CPU核心相连，而对它们的控制也通过对这些总线上的外设寄存器的配置来实现。外设寄存器也称为“I/O端口”，通常包括：控制寄存器、状态寄存器和数据寄存器三大类，而且一个外设的寄存器通常被连续地编址。但是外设寄存

2017-12-08 14:22:01 714

原创 xilinx vivado debug

• VHDL Syntax Exampleattribute mark_debug : string;attribute mark_debug of char_fifo_dout: signal is "true";• Verilog Syntax Example(* mark_debug = "true" *) wire [7:0] char_fifo_dout;

2017-12-05 10:56:37 789

原创 xilinx FPGA配置加载

1.xilinx 7系列以上flash选型参考 ug908 Appendix C 或者安装目录下 C:\Xilinx\Vivado\2016.4\data\xicom\xicom_cfgmem_part_table.csv2.xilinx 6系列以前flash选型参考 ISE -> help -> help topic -> Configuring and Programming a D

2017-12-05 10:24:25 4561

原创 Xilinx网站 – 如何申请官方IP的评估license

作者：圆宵 FPGA那点事儿问题描述：在Xilinx中的很多IP和开发工具，都是需要付费才能购买正版的license的。不过XIlinx一般也提供有评估版本的license，可以供大部分客户来免费申请。下面就简单介绍下评估license的申请途径和方法解决办法：官方License的申请网址可以到下面的链接：https://www.xilinx.com/support

2017-12-04 09:03:16 7774

原创 zynq Boot 寻址空间

1.参考 https://www.xilinx.com/support/answers/50991.html2.如果Dual Stacked 可以使用QSPI-Flash支持32Mbyte，3.如果使用32Mbyte QSPI-flash，前16M byte线性地址空间启动fsbl，后16M byte可以使用IO模式访问；

2017-11-30 10:37:11 610

原创 ug483_7Series_PCB摘要

Fixed Package Capacitors per DeviceSome 7 series devices require fewer PCB capacitors because high-frequency ceramic capacitors are already present inside the device package (mounted on the package

2017-11-30 08:56:40 534

原创 UltraScale Architecture PCB Design 解读

123

2017-11-24 06:03:52 427

原创约束文件常用

1.不约束管脚设置This example contains unconstrained pins. To permit bitsream file generation, add this lineto the end of the constraints file (Figure 14):set_property BITSTREAM.General.UnconstrainedPins {A

2017-11-09 10:51:04 564

原创 trustzone

关于trustzone，个人理解如下，有些是猜测，欢迎拍砖、指正可以简单理解为：原来arm linux只分用户态和内核态。下载分为3态，即用户态、内核态和安全态。用户态通过系统调用进入内核态。内核态通过一条指令（具体指令不记得了）调用可以进入安全态。安全态下还分用户态和内核态。如果使用trustzone属性，就必须从最初的启动使用，即安全启动，uboot和内核镜像都是加密的。并且，

2017-10-26 14:26:17 712

转载 Kintex-7 和 Virtex-7 FPGA GTX 收发器的设计

This Design Advisory contains information on attribute settings, issues, and work-arounds for Kintex-7 and Virtex-7 FPGA GTX Transceiver General Engineering Sample (ES) Silicon解决方案1.GTX 收发器一般工

2017-10-19 17:59:40 6976

转载 JESD204B发射器的三个关键物理层性能指标

随着JESD204接口更多地被数据转换器所采用，急需对其性能加以重视，并优化数字接口。重点不应只放在数据转换器的性能上。该标准的最初两个版本，即2006年发布的JESD204和2008年发布的JESD204A，其额定数据速率为3.125 Gbps。最新的版本为2011年发布的JESD204B，列出了3个速度等级，最大数据速率为12.5 Gbps。这三个速度等级遵循三个不同的电气接口规范，由光互

2017-10-17 12:52:42 1791

转载 ADI时钟抖动衰减器优化JESD204B串行接口功能

Analog Devices, Inc.，全球领先的高性能信号处理解决方案供应商，最近推出一款高性能时钟抖动衰减器HMC7044，其支持JESD204B串行接口标准，适用于连接基站设计中的高速数据转换器和现场可编程门阵列(FPGA)。JESD204B接口专门针对高数据速率系统设计需求而开发，3.2 GHz HMC7044时钟抖动衰减器内置可以支持和增强该接口标准特性的独特功能。HMC7044提

2017-10-17 11:39:49 774

转载基于JESD204协议的高速串行采集系统

摘要在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中，要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制，给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA的GTX高速串行接口实现了JESD204B协议，有效地解决了传统采集数据并行传输时的各种问题。本文引用地址：http://www.eepw.com.cn/art

2017-10-17 11:39:03 5095

转载 JESD204B中的链路同步和对齐：了解控制字符

目前，将JESD204B作为高速数据转换器首选数字接口的趋势如火如荼。JESD204接口于2006年首次发布，2008年改版为JESD204A，2011年8月再改版为目前的JESD204B。与LVDS等以前的技术相比，该接口在效率上技高一筹，同时还有多种其他优势。采用JESD204B的设计拥有更快的接口带来的好处，能与转换器更快的采样速率同步。其封装引脚数量减少，由此减小了封装尺寸，缩短了走线长度

2017-10-17 11:37:30 6647

转载教你怎么消除影响JESD204B链路传输的因素

JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准，它提供更高的通道速率最大值（每通道高达12.5 Gbps），支持确定延迟和谐波帧时钟。此外，得益于转换器性能的提升--这些转换器兼容开放市场FPGA解决方案，并且可扩展--现已能轻松传输大量待处理的数据。　　FPGA供应商已讨论了许多年有关千兆串行/解串（SERDES）接口的话题，虽然过去大部分模

2017-10-17 11:35:56 1343

转载详解JESD204B串行接口时钟需求及其实现方法

随着数模转换器的转换速率越来越高，JESD204B串行接口已经越来越多地广泛用在数模转换器上，其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了JESD204B数模转换器的时钟规范，以及利用TI公司的芯片实现其时序要求。本文引用地址：http://www.eepw.com.cn/article/270296.htm　　1. JESD204B介绍　　1.1 JES

2017-10-17 11:33:45 8137 1

转载在Xilinx FPGA上快速实现JESD204B

JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LV

2017-10-17 10:43:10 7386

转载 JESD204B概述

一、JESD204B概述1、JED204B是什么？一种新型的基于高速SERDES的ADC/DAC数据传输接口。ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，采用传统的CMOS和LVDS已经很难满足设计要求，JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口。2、

2017-10-17 10:15:00 852

原创 vivado xilinx 网盘资料

ZYNQ系列教材使用一套教材讲解，代码和原理图独立配套对应型号MIZ701N硬件基资料础包：http://pan.baidu.com/s/1kVuLyth 密码：mmkiMIZ701N-7010-FREE_CODE:http://pan.baidu.com/s/1bo7GMp5 密码：i64cMIZ701N-7020-FREE_CODE:http://pan

2017-10-15 08:55:12 4059 2

原创 xilinx SDI 技术

一.SDI 还回解决方案1.RX SDI 输出RX clk时钟跟SDI 输入同步，TX SDI输出 TX clk跟本板参考时钟同步；2.输入SDI提取148.5MHz时钟跟本板参考时钟晶振148.5MHz虽然同频但是不同源，晶振都存在PPM误差；3.如果需要做SDI还回，使用FPGA内部FIFO最终会因为时钟误差溢出或者读空，但是使用DDR3 SDRAM整帧缓存可以解决此问题4.使

2017-09-29 15:04:05 3965

原创在OrCAD/Altium 中打开原厂开发板Schematic工程的方法

Xilinx原厂给出的原理图是一般都是Mentor DxDesigner 文件格式的，如果客户需要在OrCAD或者Altium Designer中导入工程，只要用PADS/DxDesigner 打开工程，然后将工程导出为EDIF格式...然后用OrCAD/Altium Designer 导入EDIF（注意看导出的选项和要填的Schematic名字）

2017-09-25 15:51:36 1861

转载 Linux DMA meory简述

1. DMA memory分类2. 2. DMA对memory的操作函数3. 3. DMA的层次结构4. 4. MIPS上的DMA实现5. 5. ARM上的DMA实现首先，应该先读Documentation/DMA-API.txt和DMA-mapping.txt.

2017-08-13 07:00:33 1033

转载必看干货 | 学习Vivado如何获取License

学习Vivado如何获取LicenseVivado入门必看导读老铁，还在为如何获取Vivado License而扎心？无论此刻你是一个需要安装Xilinx Vivado工具链的入门菜鸟，还是已有license过期的Vivado老铁，今儿咱就借着这篇文章，把学习「Vivado如何获取License」这档子事儿给说通透咯~ 手把手教程，分四部分讲述：● Part 1

2017-07-20 11:25:21 34012 4

转载 PCIe基础知识

PCIe总线概述随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。 PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在

2017-07-20 10:48:48 1034

小波图像去噪算法的研究--北京邮电大学

幽像是人1fj捩取信息的重要来源。但是，在图像的获取、传输和存储过程q、，经常会引入噪声。因此，如何改进这些图像的质量，就成为数字图像处理中的～个重要任务。本论文对基于小波变换的图像去噪方法进行了研究，主要包括以内容： 1．门限法小波图像去噪研究小波门限法是一种经典的小波去噪方法。由于小波变换具有很强的去相关性，少数大幅值系数包含了大部分图像信息，因此门限法虽然简单但是具有很好的去噪性能。本文对门限法去噪中涉及到的门限值、门限函数以及小波的选取进行了广泛的研究，对众多的小波门限去噪方法进行了归纳和全面仿真，给出了具有代表性的门限法的性能评估．对实际应用具有一定的指导意义。 2．小波域Wiener滤波图像去噪方法把原始图像的小波系数的分布简化为高斯分布，提出了小波域Wiener滤波图像去噪方法。当子带小波系数稀疏采用硬门限法；否则根据邻域窗内的小波系数估计当前小波系数的方差，然后采用Wiener滤波方法去噪。该方法的运算复杂度与门限法接近，但是比最好的门限法一SURE软门限法和贝叶斯软门限法一有更好的视觉质量和更高的峰值信噪tE。 3．基于统计模型的小波图像去噪研究小波变换能够去除自然图像的大部分相关性，但是图像的小波系数之问仍然残留有相关性。如果能够对小波系数的概率分布和小波系数之间的相关性精确建模，并利用模型进行去嗓，则可以显著提高小波图像去噪方法的性能。单个小波系数经常被建模为广义高斯分布或高斯混合模型。小波域隐含马尔可夫树模型(HMT)把单个小波系数建模为两状态高斯混合模型，把小波系数的隐含状态变量之}日J的关系建模为马尔可夫树模型，主要开发了小波系数尺度问相关性。LCHMM模型在小波域HMT模型的基础上，给每个小波系数增加了一个“context”变量，以开发小波系数的尺度内相关性。这两种方法都取得了很好的去噪效梁，但是这两种方法都需要采用迭代的方法估计模型参数，运算鼍很大。本文把图像的小波系数建模为广义高斯分布模型，图像信号的小波系数方差在邻域窗内高度相关。当小波系数为广义高斯分布时，由贝叶斯最小均方误差估计。为子带内小波系数的方筹。如果对每个小波系数估计(3-。则得剑了’-5图像局部特征相适应的门限值。在邻域窗内，图像信号的小波系数的-厅筹高度相关，采用最大似然估计(ML)方法来估计每个小波系数对应的图像信号灼方差，方差估计利用了小波系数尺度内相关性。该方法结合了先进的图像去噪方法的要素一单个小波系数分布模型和尺度内相关模型，因此去噪性能可与更复杂的LCHMM模型去噪方法相比拟。 4．视频序列小波去噪研究对视频序列中的每一帧图像进行小波去噪，即使单帧图像有很好的视觉质量，但是连续播放时主观质量并不令人满意。这是因为残留的噪声和去噪时引入的伪细节每一帧之间不同，连续播放时造成了“蚊子”效应。为了提高视频序列的主观视觉质量，有必要在单帧图像小波去噪的基础上，进行帧间滤波。本文中的帧问滤波器基于一个简单的基于像素的运动检测器和选择性帧间加权平均。当相邻帧同一位置的像素没有运动时，对相邻帧该位置的像素进行加权平均；否则，不进行相邻帧帧问滤波，以阻止边缘摸糊。本文中提出的结合小波去噪和帧间滤波的视频序列去噪方法产生了比空间一时问滤波器好得多的视觉质量和峰值信噪比。 5．N．1SDN多媒体通信终端的研究在攻读博士学位期间，参与了基于DSP的单机型“N．ISDN可视电话终端”项目的研制开发。结合项目，实现了用户之间的呼叫控制协议H．242和多种媒体数据的复接／解复接协议H．221；完成了G729A语音编码器在DSP上的优化实现。并利用嵌入式操作系．统pSOS提供的任务管理和任务之间通信机制，设计实现了通信协议部分和语音、视频编解码任务之问的数据交互、任务同步等。

2013-02-22

图像增强方法的研究与实现

在图像处理中,图像增强技术对于提高图像的质量起着重要的作用"它通过有选择地强调图像中某些信息而抑制掉另一些信息,以改善图像的视觉效果,将原图像转换成一种更适合于人眼观察和计算机进行分析处理的形式"本文着重对图像增强方法中的灰度变换!直方图均衡化!模糊增强进行了深入的研究,针对增强过程中遇到的一些问题,提出了相应的解决方法" 对于分段线性变换方法中如何划分灰度区间进行变换这一关键问题,给出了基于区域分割的分段线性变换方法,加快了调整灰度区间的过程,提高了算法的执行效率"为了适应图像的局部亮度特性,给出了基于抛物线调整的直方图均衡化方法,可以调节图像的明暗程度,增强区域的对比度,同时给出了一种选择最优参数的方法"通过调整直方图均衡化后像素的灰度值,给出了保留灰度级的直方图均衡化方法,丰富了图像的灰度层次,一定程度上消除了灰阶合并现象对图像带来的影响"对传统的模糊增强方法加以改进,利用正弦隶属度函数进行模糊增强,从而避免增强后大量灰阶信息的丢失,同时加快了最优参数的选择"在模糊增强的基础上进行灰度线性变换,进一步改善图像的增强效果"实验表明,本文给出的图像增强方法对于一些图像取得了比现有的一些增强方法更好的增强效果"

2013-02-22

AFDX交换机及交换芯片中关键模块的设计

航空工业飞速发展，现有的航空通信网络系统无论从传输速度、服务质量还是扩展性等方面已无法满足发展需要，迫切需要为大规模机载通信电子设备提供新的数据通信网络。ARINC664规范是航空电子技术委员会审议通过的新一代机载以太网标准。该规范第七部分定义了一个名为AFDX的全双工的、确定性的机载数据交换网络。它基于IEEE802.3协议，通过使用虚链路技术模拟了一个点到点的、具有确定性QoS保证的网络，并通过并行冗余结构来提高网络的可靠性。本文结合实验室承担的科研项目－“AFDX交换机开发”，设计出符合 ARINC664规范的核心交换芯片及AFDX交换机，为航空电子设备间的数据通信提供高可靠性、高效率的解决方案。本文首先概括介绍当前航空实时以太网特点和发展现状；结合以往航空以太网的应用，分析AFDX产生原因、特点、优势和发展前景；并讨论用FPGA进行AFDX交换芯片原型设计的优势和难点；详细介绍AFDX交换机整机硬件电路的设计，其中包括交换电路和嵌入式CPU控制电路；详细描述了核心交换芯片中接收发送缓存、分组转发、警管、过滤等模块的原理分析、算法设计、Verilog HDL的代码实现以及性能分析，并使用QuartusII软件进行功能和时序仿真。最后结合具体应用设计测试向量，通过对交换机实验验证平台的实际调试和测试，证明交换机和交换芯片设计正确，性能良好，达到预期设计目标。

2013-02-21

AFDX交换机的硬件设计及端系统调度-西安电子科技大学

随着通信技术的飞速发展，航空电子系统的功能和性能得到了大幅度的提高，现有的航空通信网络系统无论从传输速度、服务质量还是扩展性等方面已无法满足其发展的需要，因此研究新型大容量可扩展航空电子通信网络势在必行。 ARINC664规范是航空电子技术委员会审议通过的新一代机载以太网标准。该规范第七部分定义了一个名为AFDX的全双工的、确定性的机载数据交换网络。它基于IEEE802.3协议，通过使用虚链路技术模拟了一个点到点、点到多点、具有确定性QoS保证的网络，并通过并行冗余热备份结构来提高网络的可靠性。本文结合实验室承担的科研项目—“AFDX交换机的开发”，设计出符合 ARINC664规范的核心交换芯片及AFDX交换机，同时给出符合ARINC664规范的端系统的原理设计，为构建新一代的航空数据通信网络提供高可靠性、高效率的解决方案。本文首先概括介绍了航空电子总线技术的发展历程和一些有代表性的总线技术，并结合以往的航空总线的应用，分析了AFDX产生的原因、特点、优势和发展前景，接着分析了ARINC664规范，详细介绍AFDX交换机整机硬件电路的设计，其中包括交换电路和嵌入式CPU控制电路，并且描述了交换机实验验证平台的实际调试和测试的情况，验证了交换机系统设计的正确性，系统达到预期设计目标。同时根据规范详细介绍了AFDX端系统调度模块的设计方案，包括整形模块、核心调度模块、完整性检测模块和冗余管理模块的工作原理和算法设计，并对设计中的关键问题进行了细致说明。

2013-02-21

大容量交换机结构设计及线卡实现---华中科技大学

随着Internet和宽带通信技术的飞速发展，Internet的信息流量和设备的数量以惊人的速度增长，同时传输技术的长足发展使得传输容量大幅度提高。交换机和路由器是架构Internet的主要互连设备，因而对交换机和路由器提出了更高的要求。本论文主要研究了大容量交换机的实现架构，以及交换结构和转发处理等关键技术。在经历了单总线、多总线、共享存储等结构的演变后，基于交换结构的多转发引擎结构成为目前高性能路由器中的主要体系结构。在此基础上，本文提出了通道速率为 1.0625Gb/s 的 128×128 大容量交换机的体系结构，并且详细介绍了交换机线卡的实现和交换背板的组成结构。论文主要对Clos结构进行了研究，其中两级结构是通过折叠Clos结构的第三级而构成的。根据设计要求，我们选择两级交换结构，完成了对128×128多级互连网络的设计。光互连技术结合了光的传输能力和电的逻辑处理能力，非常适合于宽带、高速通信网中骨干节点的交叉连接和交换，因此我们将采用光互连的方式设计交换背板。然后探讨了大容量交换机线卡物理平台的构建，详细介绍了物理平台的主要组成部分，物理层芯片、FPGA 及线卡串行收发器的器件特性和相关配置。本文详细讨论了交换机线卡 FPGA 的设计和具体实现，给出了关键模块的 FPGA 实现并进行了时序仿真验证。最后对交换机线卡进行了电路调试和分析以及下一步工作的计划。

2013-02-21

基于FPGA的高速异构接入交换机网络接口研究--北京邮电大学

随着人们的文化生活和物质生活水平的不断提高,人们对信息交互的需求日益增强,通信业务量呈现高速增长的趋势"具有高数据速率的用户需求以及具有高速率!大容量交换能力的核心网,使得处在这中间的接入网变成了现代通信发展的瓶颈"而作为高速异构接入交换机中的一个重要组成部分,高速网络接口子系统是提高网络数据接入交换性能的关键技术之一"本论文的主要研究内容是利用FPGA开发平台实现高速异构接入交换机的网络接口子系统,它既可以支持多种异构链路接入,实现高密度线路接口卡,同时又可以为上层数据协议层提供统一透明的接口,从而构成一个从物理层到协调子层的完整的网络接口" 本文一首先对高速异构接入网的特点进行了分析,提出了一种分布式的接入交换机体系架构;然后针一对接入网中高速异构的接入用户终端的需求,对接入交换机体系架构中的高速网络接口子系统进行了详细的设计!verilogRTL代码实现以及Modelsim功能仿真和时序仿真;最后,根据FPGA可编程的特点,先后将该网络接口系统配置为支持激光链路!微波链路!光纤以太网和千兆以太网四种不同的接入方式,并将生成的相应的bit数据流配置文件下载到XihnxSCSVFX70T FPGA芯片中,分别模拟了四种接入方式的接入以及环回过程"通过测试结果表明该高速网络接口子系统可以支持激光链路!微波链路!光纤以太网和千兆以太网四种不同的接入方式,并为上层数据处理提供了一个统一透明的64位高速总线接口,实现数据点到点之间的高速!可靠传输

2013-02-21

千兆交换机设计与实现--北京邮电大学

本课题研究开发了一款优秀的千兆可管理的二层以太网交换机" 交换机具备网络管理,VLAN管理,服务质量优先级管理,端口堆叠管理等功能,提供二层交换功能,工作稳定可靠"用户可以使用该交换机作为高性能千兆局域网的接入设备,也可以作为部门级的汇聚层交换机,是网吧!学校!企业提升网络速度最直接的理想产品,本产品也弥补了北京万林克通信技术有限公司在千兆以太网交换机产品线方面的空白" 论文大致分为三大部分五个章节,第一部分是第一二两章,为概述部分,介绍了本课题完成的主要工作,以及课题研究的背景"第二部分是第三章,为对本课题的需求分析及方案的对比选取"第三部分是第四五章,为交换机的具体方案的实现及测试,包括交换机的详细硬件设计!硬件芯片功能介绍!PCB板的设计!硬件测试以及完成后实验板的部分功能测试" 本论文所涉及的课题,由本人独立开发完成,所设计的成品 vLSW2550交换机己完成功能测试,以及和其他厂商交换产品的兼容性测试"

2013-02-21

基于PCIExpress架构高速交换系统设计和信号完整性分析

随着计算机网络技术的迅猛发展,网络流量的迅速增加,系统对带宽的需求不断扩大"并行总线的带宽已经不能满足当前及下一代计算机系统的需求,串行总线凭借其传输速度快,扩展性好等优点,在许多领域已经开始替代传统的并行总线"但是,高速数字化的趋势也带来了日益严重的信号完整性问题"这些问题给系统硬件设计带来了更大的挑战"高速串行系统的设计必然要面对反射!串扰!传输线之间的祸合情况!差分信号!仿真模型以及互连延迟引起的时序等一系列信号完整性问题"因此在高速串行系统设计中能否处理好系统的信号互连,解决信号完整性问题,是系统设计成功的关键"从而使得在高速串行系统设计中,进行上述问题的理论研究和仿真分析变得极为重要" 本文的主要内容是对高速串行交换系统进行了详细的设计,并对高速系统中存在的信号完整性问题进行理论研究和仿真分析"首先描述了高速串行系统设计中可能遇到的信号完整性问题,在阐述影响信号完整性问题因素的基础上,详细分析了当前信号完整性问题研究的发展状况,总结出解决此类问题的一般方法"其次对PCIExPress总线架构进行了分析,并对系统总体架构和各个模块进行详细的设计"然后基于信号完整性要求,对系统PCB进行详细的设计,给出了差分信号的处理办法"最后讨论了高速PCB的信号完整性仿真方案,结合本系统的设计实例,对关键信号和关键网络进行仿真验证,提出了针对更高速PCB设计的应对策略"

2013-02-19

高速数字PCB互连设计信号完整性研究

随着数字系统时钟频率越来越高,信号跳变时间越来越短,高速数字PCB的互连设计对整个系统电气性能的影响也越来越大"高速系统中,高速信号经过互连线时会产生一系列的信号完整性(Signalhitegrity,简称sI)问题"因此,如何处理由高速互连引起sI问题,己成为高速数字系统设计成功与否的关键问题之一" 本文主要研究由高速无源互连单元所引起的延时!反射!串扰!不连续性等SI问题" 首先分析了反射和串扰发生的机理,并给出了通过端接技术减小反射的仿真波形和通过改变传输线参数对串扰影响的仿真波形,得出了一些减小串扰的措施"然后,分析了差分阻抗控制及差分对抗串扰能力"通过/场0/路0结合的方法对差分互连的传输特性和远端串扰进行了建模仿真分析,并推导出奇模!偶模传播速度存在差异,导致差分微带结构引入额外噪声"最后,对高速互连设计中的单端和差分互连不连续性问题如:孔!拐角和回流不连续进行Sl分析和建模仿真,通过对S参数曲线的分析得出:过孔的传输特性与过孔孔径!焊盘和反焊盘的直径大小有关;单端拐角中的45"外斜切结构具有更好的传输性能,差分拐角的长度不匹配会引入差分噪声,差分噪声的大小与信号上升时间有关;地平面开槽造成回路电感增加,引入不连续,设计中应避免参考平面的开槽"总之,由仿真和分析结果可以得出一些减小sI问题的结论,由此制定相关的布局!布线规则来约束PCB设计,可以达到良好的设计效果,缩短研发周期,也进一步证明了对高速互连进行信号完整性分析的重要意义"

2013-02-19

高速多板系统信号完整性建模与仿真技术研究

本文对板级信号完整性关键因素!传输线模型及其高频效应!反射与串扰!高速串行数据传输SERDES基本架构和高速信号仿真模型结构进行了深入的研究"在提出理论方法的基础上,对多种过孔和差分过孔进行建模和参数优化,并对仿真结果进行了频域和时域上的分析"为了达到精度和速度的平衡,本文在高速电路分析和仿真中将/场0/路0结合的方法贯彻至终"研究的模型不仅有时域电路模型,如阳Bufl飞:的SPICE和IBIS模型,还有频域的电磁场模型,如背板连接器的S参数模型,并通过仿真验证了模型的正确有效性"最后使用测试电路板建立多板仿真模型,并对关键网络进行实际的仿真分析,为高性能计算机等大型电子系统的PCB设计仿真进行了有益的探讨" 本文的创新之处和研究成果主要包括: (l)针对过孔的Stub(短柱)效应,使用3D电磁场全波仿真工具对多种结构的过孔和差分过孔进行了建模,具体分析了过孔的反钻技术(Back一Drilling)!差分过孔!带保护地孔的过孔(差分过孔)的频响特性,以及对高频传输的影响" (2)实现了基于电磁场S参数的时域频域混合仿真技术,完成电磁仿真工具中使用频域模型(S参数模型)对多板进行时域仿真,得到时域仿真结果(如眼图等)" (3)SERDES高速串行信号驱动(Buffer)模型的分析研究,研究分析了串行电路驱动(Buffer)模型的原理及结构图,并实际应用某公司高速串口Buffer的SPICE电路模型作为输入/输出驱动器进行多板仿真" (4)针对集总参数模型误差大的缺点,用实验电路板搭建了多板仿真环境,提取并使用了差分过孔和GBX连接器的精确参数模型,实现了高精度的3.125GbPs高速SDRDEs 多板仿真"

2013-02-19

高速PCB中电磁兼容问题研究

全文工作包含以下几点：（1）研究了芯片内、芯片外 SSN 产生的机理，对 SSN 的频谱进行了分析，提出常见的减小 SSN 的措施。对添加去耦电容抑制 SSN 的效果进行了分析，并初步分析了去耦电容数量对噪声抑制效果的影响。（2）对常见的抑制 SSN 方法进行了研究，比较了各自的优缺点。（3）对采用电磁带隙结构（Electromagnetic Band Gap，EBG）抑制 SSN 的效果与可行性进行了研究，并设计两种新型 EBG 结构，实现了新的噪声抑制范围。（4）对直线通道电磁带隙电源平面进行了分析，研究了其贴片单元等效电路。并提出了十字狭缝 EBG 平面和环形狭缝 EBG 平面，仿真结果表明新结构在噪声抑制性能方面有明显改善。（5）经仿真验证了在采用 EBG 电源平面的 PCB 中加入去耦电容可以改善 EBG 电源平面的低频噪声抑制性能。（6）对 EBG 结构 PCB 的信号完整性进行了仿真，EBG 结构为了改善信号完整性需要添加参考面。

2013-02-19

高速PCB信号完整性分析及硬件系统设计中的应用

高速PCB设计中,电路互连对系统信号完整性的影响主要包括反射!串扰! 同步开关噪声(SSN)!电磁干扰(EMI)"本文在传输线理论的基础上,通过引入电路分析模型,对高速PCB设计中的反射!串扰!同步开关噪声的产生机理进行了分析"在理论分析的基础上,采用业界常用的高速PCB信号完整性分析软件HyPerLyllx以及IBIs仿真模型,通过比较仿真结果,提出了减少和消除设计中这三方面噪声的具体措施"通过对信号完整性的研究,在基于FPGA的嵌入式系统的硬件设计过程中,利用EDA软件和仿真模型,对设计中存在的反射! 串扰!同步开关噪声问题进行了仿真分析与验证,保证了PCB的可靠性和稳定性" 本文完成的主要工作包括: 1.在传输线理论的基础上,对反射!串扰!同步开关噪声的产生机理进行了分析; 2.通过仿真分析,提出了减少和消除信号完整性问题的具体措施; 3.利用信号完整性分析方法,结合EDA软件和IBIS模型,完成了堪于FPGA 的嵌入式系统的PCB设计

2013-02-19

高速PCB电源完整性设计与分析--内蒙古大学周润景指导

由于同步开关噪声所产生的噪声电流,电源完整性问题如今已成为制约整个高速数字系统性能的一个关键因素"元器件封装和电路板上的电源/地平面作为电源分配系统不可或缺的一部分,为这些噪声电流提供了祸合路径"因此一个经过良好设计的电源分配系统对于保证整个系统的性能和稳定性是及其重要的"为了保证能设计出一个良好的电源分配系统,对电源分配系统的精确快速分析以及对平面上噪声的优化都是非常重要的"而在电源分配系统上加入去祸电容是提高电源分配系统性能!保证系统电源完整性的一个主要!切实可行的方法" 电源分配网络构成了高速数字系统最庞大最复杂的互连结构,约占全部互连空间的30%一40%"系统中所有的器件都直接或间接地连接到电源分配网络上, 系统中器件数目成千上万,因此电源分配网络设计与电源完整性分析是数字系统设计中最为复杂的一环"电源分配网络设计是高速数字系统设计的核心,其直接影响到了电源完整性!信号完整性和电磁完整性等系统的性能"本论文着重研究高速数字系统的电源分配网络设计与电源完整性分析这一主题,并探讨了与之紧密联系的电源噪声抑制和电源配送网络元件的建模与分析,最终借助于Cadence电源完整性工具Allegr"PCBPI完成了实际电源分配网络的设计"

2013-02-19

高速PCB的信号完整性_电源完整性和电磁兼容性研究

随着高速数字电路和高集万成度芯片技术的飞速发展,电路中的信号完整性! 电源完整性和电磁兼容性问题日益严重"这些问题的出现给系统硬件设计带来了更大的挑战,高速CPB的信号完整性!电源完整性和电磁兼容性设计己经成为系统设计能否成功的主要因素"本文研究了高速PCB的信号完整性!电源完整性和电磁兼容性问题及其解决方法" 首先,本文介绍了高速FCB设计中存在的信号完整性!电源完整性和电磁兼容问题,并总结了国内外的研究现状" 其次,在阐述传输线理论的基础上,详细分析了高速CPB设计中的信号完整性问题,包括反射!串扰等,讨论了公共时钟和源同步总线结构的系统中所必须满足的时序约束条件;对常用的端接方案的端接效果进行了仿真,并分析了两祸合传输线系统中线间距!平行走线长度!介质层厚度等参数变化对串扰的影响" 再次,研究了同步开关噪声的产生机理;并在此基础上提出了电源完整性设计方法,通过单节点仿真来优化去藕电容的选择,通过多节点仿真来优化选择好的去祸电容的布局,从而使电源分配系统能满足目标阻抗的要求" 另外,研究了高速PCB设计中电磁兼容性问题,详细阐述了电磁辐射的产生机理与设计方法"

2013-02-19

高速PCB板信号完整性仿真分析及应用

信号完整性主要就是指电路系统中信号的质量。引起信号完整性问题的原因比较复杂,元器件的参数、PCB 的参数、元器件在 PCB 上的布局、高速信号的布线等都是影响信号完整性的重要因素。信号完整性问题主要表现为:延迟、反射、过冲、振铃、串扰、时序、同步切换噪声、EMI 等。本课题对于高速信号完整性的主要问题，包括反射，串扰等进行了一系列理论分析和仿真，并找到解决这些问题的方法。在此基础上，以具体设计——高清垫片机为例，根据高速 PCB 的信号完整性设计流程进行系统分析与设计，在Mentor Graphics 公司的 Hyperlynx 软件环境下，对关键网络——PCI 总线、DDR2信号等进行仿真分析，如反射分析、串扰分析、布线拓扑结构等，由仿真和分析的结果制定相关的布局、布线约束规则，并根据规则进行 PCB 设计，达到了良好的设计效果，进一步证明了高速 PCB 设计的仿真分析和设计方法的重要性。

2013-02-18

高频干扰对PCB电磁兼容性影响的分析与PCB优

随着科技的发展，越来越多的电子设备采用高速 PCB（Printed Circuit Board）。然而，由于 PCB 工作在高频状态，其产生的瞬态脉冲包含有能够发射电磁干扰（EMI）的高频谐波。这些高频谐波不仅影响 PCB 的电磁兼容（EMC）性能，而且影响整个产品的成本。所以，电子设备的电磁兼容分析是现代电子工程设计人员进行设计时必须考虑的。电磁兼容预测把产品的电磁兼容问题解决在产品定型之前，可以节约大量的时间和金钱。电磁兼容预测的主要方法分场的方法、路的方法以及场路结合的方法三种。PCB 中高频谐波干扰会对 PCB 工作性能产生较大影响。本文采用场的方法,并结合使用几种商用软件对 PCB 中由高频干扰所带来的电磁兼容性问题进行仿真预测。主要工作包括：首先，对 PCB 电磁兼容性问题进行理论分析。阐明了电磁干扰的本质和条件，分析了 PCB 中两种主要的辐射干扰，以及抑制干扰的措施，如：减少干扰源的干扰能量，破坏及减弱干扰噪声传播路径，屏蔽，合理的元件布局与布线等。其次，对 PCB 中高频干扰所带来的电磁兼容性问题进行场仿真分析。采用软件 Cadence PSD14.2 和 Ansoft Designer1.1 相结合进行分析，得到 PCB 的电流图和 EM（Electric & Magnetic）近场分布图。根据电流图和 EM 近场图，分析改进 PCB 设计，以获得更好电磁兼容性能的产品。第三，在以上工作基础上提出提高 PCB 电磁兼容性的优化设计的设想。在 PCB 设计过程中加入对 PCB 电磁兼容性分析的场仿真，使 PCB 的电磁兼容分析有一个直观的参照物，有助于指导 PCB 的布局布线，对 PCB 优化设计，提高产品性能有重要作用。

2013-02-18

电子电路PCB的散热分析与设

本文从PCB的三个热源出发,结合元器件封装的热特性,对PCB的结构构成进行了详细地热分析,在此基础上,为改善PCB与电子元器件之间的热特性,提高 PCB的散热能力和可靠性,对PCB的结构构成和电子元器件的布局进行了优化设计"首先,本文介绍了电子设备热设计和散热分析技术的发展概况,并简要地概括了常用电子元器件封装的热特性和PCB热设计的相关知识"其次,介绍了传热学的基本原理!PCB简化模型的数值求解和PCB的有效导热系数的计算"然后,具体地分析了PCB的内层铜厚度对PCB的平面导热系数的影响;分析了PCB中热过孔的走线方式!个数和参数设置对PCB的厚度方向散热能力的影响;分析了PCB的边界条件和电子元器件的模型对电子元器件的结点温度和PCB的平均温度的影响"另外,本文还运用热力导向优化算法,分析了电子元器件的优化布局对元器件的结点温度的影响"最后,本文对某信号的预处理模块PCB的散热方案进行了优化设计"本文采用Flopcb软件,对某信号预处理模块PCB的散热方案进行仿真验证"仿真结果表明,PCB的散热方案有效地改善了PCB的散热能力,降低了电子元器件的结点温度和PCB的平均温度,从而确保了电子元器件在要求的环境温度范围内安全可靠地工作"

2013-02-18

PCB信号完整性分析与设计

论文的主要工作如下: 1.简要分析了串扰机理,利用H冲erLynx研究了PCB微带线和带状线情况下的前向串扰和后向串扰,仿真发现带状线下的串扰要显著低于微带线下的串扰" 2.应用HFSs(HighFrequencyStructureSimulator)建立了两条平行微带线间串扰的仿真模型,进而研究了PCB微带线间的串扰随信号频率!并行长度!线间距离!参考层高度等参数的变化而变化的规律,并根据研究结果指出通过减小并行长度!增大线间距离!减小参考层高度可以有效地抑制串扰;此外,提出了应用/隔离带0减小串扰的方法,仿真显示良好接地的隔离带可以有效地降低信号线间的串扰" 3.PCB设计过程中,密集的过孔导致参考层不完整!模拟地和数字地隔离而在参考层上形成缝隙是经常遇到的两种情况"针对这种情况,本文研究了信号线跨越缝隙时的串扰"研究发现当信号线跨越参考层上的缝隙时,串扰会显著恶化"然后通过仿真验证了在信号线正下方为信号提供良好的电连接作为回流路径可以有效地减小串扰" 4.分析了信号反射的形成机理,比较了抑制信号反射的终端阻抗匹配端接技术,并给出了不同终端阻抗匹配端接技术抑制信号反射的仿真结果"通过以上研究工作,论文得出了解决PCB上的串扰和信号反射等信号完整性问题的方法和设计规则,对PCB工程设计具有一定的指导意义

2013-02-18

PCB的电磁兼容性研究

本论文以印刷电路板的电磁兼容为研究对象，首先对电磁兼容的基本概念和原理、干扰的要素和传播途径、电磁兼容标准规范、实现电磁兼容的措施手段等进行介绍，具体对于各种典型传播耦合方式进行了深入探讨。详细介绍了 PCB 上的电磁兼容原理，对于主要耦合干扰途径（对 PCB 上走线的耦合）和 PCB 的外壳屏蔽进行了详细的理论分析及推导，对 PCB 板上微带线走线的各种耦合情况和外壳屏蔽进行了建模，包括外电磁场对走线的耦合、孔缝泄漏场对走线的耦合、走线之间的串扰等情况。分析了不同屏蔽体对 PCB 的屏蔽效能，包括单层屏蔽、多层屏蔽以及孔阵屏蔽体等。电磁兼容性设计有三种方法：问题解决法、规范法和系统分析法[2]，论文具体分析说明了系统法的电磁兼容设计和分析。进行系统法最重要的是对产品进行前期预测分析，并在过程中不断进行电磁兼容分析评估，其中除了理论分析以及建模，运用专门的电磁兼容分析预测软件是必要的。论文实现了对应的 PCB 分析预测软件，软件主要针对 PCB 的主要干扰耦合即走线上的耦合和外场辐射，能够根据参数对 PCB 板走线引起的电磁干扰进行分析计算，得出最后耦合结果。也可以根据固定的对端接敏感器件的走线耦合要求或标准推导出相应的走线和 PCB 的物理结构参数，以此来指导设计。

2013-02-18

高速通信系统中PCB板级电源分配系统对信号完整性影响的研究

本文从高速通信系统的PCB板级电源完整性分析入手: )l卜介绍了电源完整性的相关定义,分析了产生电源完整性问题的原因以及电源完整性问题对高速线路造成的影响"并着重分析了电源分配系统的同步切换噪声,地弹等现象" 2)分析了旁路电容在解决电源完整性问题中的重要作用" 3)推导建立了组成电源分配系统的开关电源模块,电源!接地平面,和旁路电容的spiee(slinulationporgr田肚初血iniegratedecri血e哪hasismodel)模型" 4)利用Cadence公司的sPECC竹认Quest下MP"~功tehgyt(简称sQPI)设计仿真工具,将所建立的模型有效的应用到媒体网关(mediagatewya)产品A7XXX 的媒体转换MCM(MedlaConvesrinoMoudl)e控制模块的电源完整性分析中, 对部分电源分配路径进行了优化设计" 5)首次采用动态电子负载测量方法,自行设计了电源完整性模拟测试验证环境" 通过对MCM控制模块的开关电源和控制电路板的电源完整性测试,验证分析了各种旁路电容对电源完整性的影响,并总结探讨了高速系统的电源完整性设计流程和方法"

2013-02-18

详细设计技术文档模板

详细设计技术文档模板，包括目录，一级二级目录，表格图片

2018-05-27

结构保持的图像去噪方法研究

图像在获取和传输过程中，不可避免地会受到噪声污染，致使图像质量下降，严重影响了后续图像处理工作(如图像超分辨率、图像分割、图像识别、特征提取等。为了提高图像质量，为后续图像处理提供更可靠真实的图像，对图像进行去噪处理就成为图像处理中一项基础而重要的研究工作。图像去噪的目的是根据观察到的降质图像估计恢复原始真实图像，即在去除噪声同时更好保持图像中的重要结构信息。研究如何更好保持图像的边缘、纹理等重要结构信息的图像去噪模型和算法具有重要的理论意义和实用价值。本论文以刻画边缘和纹理的图像先验建模为出发点，利用小波变换、核回归及非局部均值等图像去噪方法，重点研究方法中的纹理、边缘等结构保持问题，提出一系列的结构保持的图像去噪模型和新算法。取得的主要成果及创新点如下： (1)提出一种新的基于小波系数相关性的图像去噪方法。利用小波系数多尺度相关性及小波系数极大值，定义两种基于最大子结点的相关系数，结合小波阈值进行图像去噪，并且将定义的相关系数推广到分数阶B样条小波域。理论分析和实验结果均表明，所提出相关系数在小波分解的高频子带可以很好地刻画图像结构，因而在去噪过程中保留了更多的边缘与纹理等结构信息，提高了去噪图像的质量。 (2)针对基于正则性指数图像去噪方法的不足，提出正则性指数和图像全变差 (Total Variation，TV)正则先验结合的图像去噪模型。该模型利用小波系数与信号J下则性之间的关系，在小波分解的不同尺度，通过改变小波系数来提高图像局部正则性。有效克服了正则性指数去噪算方法在图像边缘处所产生的Gibbs现象，具有较好的边缘结构保持和噪声滤除性能。推广传统小波阈值与TV最小结合的变分模型到分数阶B样条小波，建立分数阶B样条小波域的TV去噪模型。通过分数阶B样条小波阈值和TV范数的结合，得到了对于纹理和边缘等几何结构都有良好保持性能的去噪图像。 (3)利用结构张量矩阵刻画像素局部梯度结构信息，设计了一种新的数据自适应核函数，提出一种基于结构张量的自适应核回归图像去噪及插值模型。理论和实验表明：本文模型能够准确估计图像中的边缘方向，因而在图像去噪和插值中能够有效重建图像的边缘和纹理等几何结构，视觉效果良好；同时，本文模型的均方误差达到了最小，进一步验证了算法的有效性。针对Steering核回归模型对于细尺度边缘的不稳定性，应用两种更加鲁棒的核函数，提出两种边缘保持的核回归模型。与高斯核函数相比较，新的核函数具有更快的衰减性。当像素点属于细尺度边缘时，新的核函数对边缘附近像素赋予了更小权重，保证了去噪图像中的边缘细节更加清晰，消除了高斯核函数所出现的伪边缘现象。实验结果证明所提出模型对于纹理较少，细节丰富的图像具有很好重建效果。 (4)耦合Patch相似性保真和非局部，Ⅳ正则性先验，提出一种新的图像去噪变分模型。该模型利用非局部迭代去噪图像和真实图像间的Patch相似性建立保真项，从而保证了所产生的去噪图像和真实图像之间具有结构相似性。非局部Tv正则项进一步保证了图像中边缘及细小纹理结构的有效保持。与现有相关方法相比较，实验结果表明，所提出方法在去噪同时能够有效保持图像中的边缘及纹理结构信息，特别是对于受噪声污染比较严重的图像，去噪性能和结构保持性能都达到了最好。 (5)利用图像中Patch自相似性，结合Tv正则先验，提出自适应非局部Patch自相似性正则化模型。与现有非局部权函数计算方法不同，本文利用改进的结构张量矩阵，构造具有自适应和方向性的权函数，

2013-03-01

基于自适应窗的小波域图像去噪算法

提出了一种利用自适应窗的小渡域双重局部维纳滤波图像去噪算法。综合考虑小波分解后各个子带中能量分布的方向特性和图像本身的边缘和纹理特性，该算法首先估计每个子带中信号的能量分布进而在每个子带中确定自适应窗，然后利用自适应窗估计出的能量分布对含噪图像进行双重维纳滤波来去除噪声。实验结果表明该算法对含噪图像去噪的效果优于已有的采用二雏可分实小波进行图像去噪的算法。

2013-03-01

基于数字电视芯片的视频后处理算法研究

数字电视是未来发展的潮流，所以在由模拟电视到数字电视的过渡时期，视频后处理芯片就成为重要的芯片之一。视频后处理芯片主要算法包括去隔行、扫描率转换、帧率变换以及进行降噪和各种画质增强处理。本文以视频后处理芯片中的算法为研究对象，首先介绍现有视频后处理芯片功能、国内外视频后处理研究的现状和发展趋势；然后在简述扫描率转换、去隔行、帧率变换、画质增强、降噪等视频后处理核心算法的基础上：重点研究了去隔行算法和图像降噪算法。通过对隔行视频图像中边沿信息的方向判断，对图像噪声类型和分布特点的分析，针对现有算法的缺点以及硬件实现的可行性，提出一种基于边沿的去隔行改进算法和一种新的视频图像降噪算法。软件仿真结果表明这些算法对图像细节具有很好的去隔行和降噪效果，进一步改善了一般去隔行算法引起视频的闪烁问题以及降噪处理视频序列时引起的运动拖尾等问题；最后对算法在硬件实现时的工作做出了展望。

2013-03-01

FPGA Virtex-5 PCB 设计指南（中文版本）

FPGA Virtex-5 PCB 设计指南，原版中文fpga硬件PCB设计指南

2013-02-28

SATA中文手册

SATA中文手册--协议分析技术应用（电子版本）

2013-02-28

成为电子设计专家的秘籍基础篇

成为电子设计专家的秘籍基础篇----电子技术基础篇

2013-02-28

基于FPGA和嵌入式系统的实时图像处理--浙江大学

陆地自主车(AutonomousLandVehiele,简称ALv)是一种能够在道路和野外连续地!实时地自主运动的智能移动机器人,其研究涉及多个学科的理论与技术,具有重大的研究价值和应用价值"在各种导航技术中,视觉导航相对与其他的方法,本身不发出光以及其他辐射源,具有隐蔽性好,测量快速!准确等优点"因此,视觉导航是ALV研究的一个重要内容"本论文旨在对应用于地面自主车导航的视觉系统进行研究和实现"对道路图像的准确!实时采集是视觉研究的基础,本文首先对此问题展开研究"论文的第二几章提出了视频采集卡的具体技术指标并设云I一了一专用的图像采集一卡"该方案使用PhiliPs公司的TDA87os及ASA7196作为前端模数转换!视频解码芯片,将电视信号直接转换成RGB数字信号,并由现场可编程门阵列(FPGA)作为控制器将数字信号存入128KBX3的帧缓冲存储器,PCI接口芯片PCIgO54提取有用数据送到"实践证明该采集卡能够完成对道路图像的准确!实时采集"嵌入式系统以应用为中心!以计算机技术为基础!软件硬件可裁剪!可靠性高!成本低!体积小!功耗低的特点决定了其是地面自主车计算!控制系统的理想选择,本文接着对嵌入式系统在陆地自主车视觉导航中的应用进行了研究"第二章重点介绍了嵌入式系统的组成及应用开发"首先明确了嵌入式系统的定义和体系结构,接着介绍了其软硬件组成"在此基础上介绍了一套成熟的嵌入式开发系统"第四章提出了一套适用于嵌入式系统的道路识别算法"该算法结合了基于聚类的闭值分割和边缘跟踪算法,并在不影响处理结果的基础上对做了一定的优化,降低了算法的空间和时间复杂度,更适合于在嵌入式系统上运行,能同时用于检测结构化和非结构化道路环境下的道路边界"实践证明该算法能够在上述两种道路环境下取得良好的检测效果"

2013-02-27

FPGA中实现图像的JPEG压缩及其应用

FPGA中实现图像的JPEG压缩及其应用---fpga实现

2013-02-27

嵌入式的JPEG2000编解码系统的设计与实现

由于数字图像／视频的数据量巨大，对其进行压缩编码以便于存储和传输是普遍的做法。传统上衡量一种图像／视频编码算法的主要指标有两个：压缩效率和重建质量。怎样以最小的数据率得到最好的质量是所有编码标准关注的焦点。近年来，伴随着互联网的持续扩张和移动通信的快速发展，涌现出了大批的多媒体业务，其中包括视频会议、可视电话、视频监控、网络电视、手机电视、远程医疗、数字图书馆，等等。这些新兴业务在压缩效率和重建质量的基础之上，希望图像／视频编码技术提供一些新的特性，主要有： ●编码时延尽可能小； ·精确的码流速率控制； ●强健的抗误码能力； ·在同一码流中实现无损和有损压缩； ·可伸缩性——能够根据需要动态地调整码率、质量、分辨率； ·安全性，版权保护。 JPEG2000是新一代图像／视频编码标准，它采用小波变换代替了传统的基于分块的DCT变换，不仅从根本上解决了以往标准无法避免的块效应，而且很好地实现了上面所列的特性。这是由于小波变换具有与人眼视觉系统相符的多分辨率分析能力，现代应用所需要的许多特性，如多分辨率编码、多层质量控制、嵌入式码流等，均能与小波图像编码结构非常自然地融合在一起。在理论分析上，JPEG2000相比其他一些图像／视频编码标准具有很多独特的优势，但在实际应用上，它并没有像人们所预期的那样迅速得到推广。究其原因，一方面是由于它推出较晚，市场在很大程度上已被其他标准占领。而另一方面，广大厂商之前没有给予它足够的支持，缺乏成熟而廉价的产品和解决方案。拿芯片来说，目前知名芯片厂商中仅有AnalogDevice有比较完整的相关产品系列。本文致力于设计一个用硬件实现的完整的JPEG2000编解码系统，力图能够充分体现JPEG2000标准的优点，并且具备体积小、功耗少、成本低、接口全、控制简单等特点，初步适应部分实际应用的需要。所做工作摘要具体包括以下内容： (1)研究了JPEG2000编码标准中的相关思想和算法，主要包括小波变换、多分辨率分析、EBCOT等，从原理上分析JPEG2000 获得上面这些好处的内在原因。 (2)确定系统设计的总体方案。基于需求分析的讨论，给出系统组成框图，并选择合适的芯片和组件，确保它们可以达到系统各项指标的要求。 (3)划分模块，对系统的各个部分进行详细的设计和实现，主要是利用EDA工具绘制电路原理图和PCB板图。在电路板加工完成后焊接和调试各模块。 (4)编写系统的软件，包括特定模块的驱动程序、固件以及整体控制程序。 (5)总结全部工作，进而提出今后的研究方向和改进思路。

2013-02-27

神经网络图像压缩算法的FPGA实现技术研究

神经网络图像压缩是图像压缩和神经网络领域的主要研究方向之一，基于多层前馈神经网络的压缩算法在神经网络压缩算法中最有代表性。本文结合国家某科研项目对该类算法的硬件实现进行研究，具有重要的理论和实用价值。本文重点研究用FPGA(现场可编程门阵列)实现神经网络图像压缩的技术问题，论文提出了一种用FPGA实现图像压缩算法的技术方案，并提出该方案中重要模块的设计方案，详细给出了设计思路、模块结构及硬件时序仿真结果。本文首先介绍了神经网络图像压缩的现状，研究了三层前馈神经网络理论以及BP算法。给出了基于三层前馈式BP网络的图像压缩及解压缩算法，选择合适的传输函数，使用一些图像对神经网络进行了训练，得出网络的重要参数，完成了针对图像压缩的BP网络设计。其次，本文针对给出的基于三层前馈式BP神经网络的图像压缩及解压缩算法，对主要的硬件实现方案进行了对比，论证了使用FPGA实现的优点，提出了一种用FPGA实现图像压缩算法的技术方案。然后，对FPGA实现方案中的主要模块的电路设计思路和设计结构进行了研究，提出了针对通用设计方法的相应改进，给出了时序仿真波形图及图像压缩算法的FPGA电路原理图。最后，分析和硬件仿真结果表明，本文所提出的基于FPGA的神经网络压缩方案合理可行，具有一定先进性和实用性，对相关研究工作具有重要参考价值。

2013-02-27

高速PCB设计新手入门及进阶教程

高速PCB设计新手入门及进阶教---高清晰硬件设计指导

2013-02-27

嵌入式硬件系统设计与开发实例详解

嵌入式硬件系统设计与开发实例详解----硬件设计指导

2013-02-27

ARM嵌入式系统开发典型模块---华清远见高清版本

华清远见高清版本---嵌入式专家，高清晰版本，强力推荐硬件入门设计指导书

2013-02-26

基于S3C2440 ARM的信号采集与传输硬件系统的研究与设计

在当前数字信息技术和网络技术高速发展的时代,嵌入式系统已经广泛渗透到科学研究,工程设计,军事技术等领域以及人们的日常生活"随着国内外嵌入式产品的进一步开发和推广,嵌入式技术和人们的生活结合得越来越紧密" 由于嵌入式系统已经让我们享受了许多便利的生活,而且越来越受重视, Mrr的Dav记Clark首度提出了/后PC时代0一词,指出个人计算机只是提供在这个过渡时期的解决方案,而非最佳的方式,最终发展应用将不再停留在桌上的个人计算机,而是从桌面上蔓延下来,进入用户的日常生活中"也就是说, 将来的嵌入式系统应用发展趋势将向软硬件系统集成!SOC设计!应用程序以及内容服务这几个方面发展" 本文是基于一个有待开发的项目,想要达成的目标是一个便携式的数据显示仪器,外接一个数据采集卡,就可以整合成为一个实用的嵌入式数据采集仪器,包括数据的采集!存储!显示等基本模块,再加上USB传输,串口以及网络传输"优势是仪器的体积小,功耗也在容许的范围内" 为了满足项目的需求,需要设计整个嵌入式系统底层的硬件平台"该平台采用结构化!模块化的方案进行系统的硬件设计和调试;为了保证操作系统和应用程序有足够的空间,系统采用了64MB的NANDFlash,64MB的SDRAM; 为了保证电路的稳定运行,设计了两路降压电路;外围接口采用了串口和网络接口的方式,这样就构成了一个可以简易调试的最小系统板"并且为了大容量存储和系统的快速启动,系统也扩展了一个母板,包含有NorFlash,USB接口电路,SD接口电路;并且保留了音频接口和视频接口,方便二次开发的需要" 本文着重实践了硬件设计的整个流程,包括原理图的设计,PCB的布局以及走线,打板,焊接以及调试"硬件的制作与测试是本文的重点所在,本文尝试采用不同的方法调试硬件,以期达到预定的效果,验证硬件的可行性,并且在产生错误的时候及时发现问题所在" 基于微处理器53C2440的嵌入式数据采集平台,具有体积小!功耗低!功能强大的优势,而且随着芯片价格的降低,成本也可以控制在一个比较小的范围,所以在工业测量领域具有较为广阔的前景

2013-02-25

基于FPGA硬件设计和仿真方法探索与研究

本文以数字基带传输系统的FPGA硬件实现为例,重点研究并讨论了FPGA硬件设计与科学计算软件仿真交叉使用的几种方法"对传统的FPGA设计流程进行改进,提出了适合预设计系统的特点和需求的新的设计方法"主要内容包括三个方面:系统设计中融入FPGA硬件设计和Matlab软件仿真相结合的方法;基于DSPBuilde:的FPGA 设计方法;基于Scllab/Scicos一HDL的FPGA设计方法的探索和研究" 在基于FPGA和Matlab相结合的设计方法中,在设计之初借助 Matlab仿真并产生滤波器的抽头系数,在设计中利用Matlab代替 FPGA完成开方!对数等运算,实时输出运算结果,在设计的最后利用Matlab验证设计的正确性并分析系统的性能"此外,本文还为 Matlab在FPGA设计过程中的辅助功能集成了可视化的界面,增强程序的可移植性"最后将设计下载到FPGA芯片中,并使用示波器观察输出波形,通过统计误码率分析系统的性能"在基于DSPBuilder的设计方法的研究中,首先讨论该设计方法的意义及设计流程,进而以设计数字基带传输系统为例,阐述该设计方法的应用与实现,最后通过设计过程总结该设计方法的优势与不足

2013-02-25

基于FPGA和DSP的车牌识别系统的硬件设计与实现

随着交通工具的迅猛发展,智能交通系统( Intelligent Transportation Systems ,简称ITS) 在交通管理中受到广泛的关注。而在ITS中,车牌识别(LicensePlate Recognition ,简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响,牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰,这都给识别造成一定难度。因此,在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点。本文研究和设计了一种集图象采集，图象识别，图象传输等于一体的实时嵌入式系统。该平台包括硬件系统设计与应用程序开发两个方面，充分利用TI公司的C6000系列DSP强大的并行运算能力、以及FPGA的灵活时序逻辑控制技术，从硬件方面实现系统的高速运行。本文的主要工作有两部分组成，具体如下： (1) 在硬件设计方面：实现由 A/D、电源、FPGA、DSP 以及 SDRAM 和 FLASH 所组成的车牌识别系统；设计并完成系统的原理图和印制板图；完成电路板调试，以及完成 FPGA 在高速图像采集中的 verilog 应用程序开发。 (2) 在软件开发方面：完成 Philips 公司的 SAA7113H 的配置代码开发，以及 DSP 底层的部分驱动程序开发。该系统能够实现 25 帧每秒的数字视频流图像数据的输出，并由 FPGA 负责完成一幅 720×572 数据量的图像采集。DSP 负责系统的嵌入式操作，包括系统的控制和车牌识别算法的实现。目前，嵌入式车牌识别系统硬件平台已经搭建成功，系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与车牌识别算法、UART数据通信等功能，具有速度快、稳定性高、体积小、功耗低等特点，为车牌识别算法提供一个较好的验证平台

2013-02-25

基于DSP的网络摄像机硬件设计与实现

随着计算机技术和图像处理技术的发展，传统的监控系统中简单的文字与声音信息已经不能满足人们的需求。前端一体化、视频数字化、监控网络化、系统集成化是视频监控系统公认的发展方向。网络监控系统是计算机技术、图像处理技术、通信技术的结合，是集成了信息技术和控制技术的新一代监控系统，代表了监控系统的发展潮流。本文基于 TI 公司的高端 DSP 芯片，运用图像处理技术、数字信号处理技术、网络通信技术设计实现了网络摄像机的硬件系统。它以 DSP 为核心与视频解码芯片及外存储器协同工作，摄像头传送来的视频信号数字化后由 DSP 芯片进行压缩，通过图像压缩算法进行压缩处理后传送到网络上进行传输。本系统在保证系统功能尽可能完善的基础上，自行设计硬件原理图，并由原理图设计 PCB 图，最终制成自主 DSP 板，并针对特定的硬件结构编制底层软件。把视频压缩和处理功能集成到一个体积很小的设备内，可以直接连入以太网，做到硬件结构上的进一步精练，提高系统的可操作性、集成度、稳定性和可靠性，降低产品总体成本，并具有一定的保密性。

2013-02-25

车载多传感器实时图像跟踪系统的硬件设计

随着图像处理技术的进步和新型多媒体专用DSP器件的涌现,现有图像跟踪系统正在快速升级换代"本课题在参阅大量文献资料和相关科研项目的基础上,提出了以TI公司高性能多媒体专用数字信号处理器TMs320DM642为核心器件搭建图像跟踪系统硬件平台的方案" 课题主要是对基于DM642的图像跟踪系统进行研究,并根据系统所要实现的主要功能和性能指标进行系统的软硬件设计,以硬件设计为主"论文首先介绍了课题的项目背景和研究意义,综述了目标成像跟踪系统的发展历程!研究现状与发展趋势"其次,针对系统功能需求,进行了系统总体方案的论证,完成系统的总体结构设计"接着,详细讲述了图像跟踪系统各子模块的硬件电路设计,主要包括DM642芯片简介!视频采集模块设计!视频输出模块设计!SDRAM大容量外部数据存储器扩展电路设计!FLAsH程序存储器电路设计,IZc模块接口设计!电源模块设计和时钟电路设计等;系统硬件设计采用了模块化的设计方法,使系统具有良好的可扩展性;在PCB设计方面,考虑到高速信号完整性和电磁兼容性的问题,设计时严格遵循了高频电路设计原则"在软件设计方面,主要对系统的整个软件工作流程和每个模块的工作流程作了分析与设计"

2013-02-25

机器视觉中高速图像处理算法研究及FPGA实现

图像处理速度影响整个机器视觉系统的性能,而图像处理的速度问题是由图像数据的特点和图像处理算法的复杂性引起的,依据图像处理算法及数据的特点,把图像处理分成三个层次:数据处理层!信息提取层!知识应用层,各层在实现方式上有自己不同的要求"文中分析了各个层次中的算法对硬件的要求,其中数据处理层对整个系统速度影响较大,针对其特点,研究了数据处理层中的数据存储结构和算法的硬件实现结构"在邻域处理算法中,对帧存储体的存储结构,以邻域图像并行存取为例,利用两片DRAM存储芯片作存储体,在FPGA芯片内实现地址变换和存取控制,设计了行顺序的邻域图像并行存取的帧存储体,在WEBAPCKSIE6.1EDA环境中, 利用VerliogHDL硬件描述语言设计实现"在此基础上,对空间滤波器,利用Xilnxi 公司的FPGA的内部资源,使用高级内核设计工具区linxiCoerGne软件)中的DSP 程序块,构建在核心架构DA一FRI滤波器之上,在WEBAPCKsIE6.1EDA开发环境中实现其分布式算法"

2013-02-23

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人