PSL与SVA断言对比(来源:转载)

本文介绍了PSL和SystemVerilog(SVA)两种标准声明语言的起源和差异。PSL由Accellera的形式验证技术委员会创建,侧重于静态验证,而SVA则从多个硬件描述语言元素中发展而来,更适合动态验证。尽管两者由不同的委员会制定,但存在融合的可能性。目前,业界正寻求将SVA的一致性命题映射到PSL的基础语言,以实现自动化翻译。
摘要由CSDN通过智能技术生成

说实话,我也只是简单的用过SVA,PSL只是刚工作的时候公司培训过。具体的区别还真没有什么概念,只是近来大家对SVA提及的比较多,下面是网上搜来的,应该是最官方的声明了
发表于2005电子工程专辑
    为什么有两种标准声明语言——特性规范语言(PSL)和SystemVerilog(SVA)?如何比较这两种语言?飞思卡尔半导体公司首席科学家John Havlicek日前在设计验证研讨会(DVCon)的演讲中提出了他的看法。
    他指出:“有两个标准语言的主要原因是有两个委员会。”但他承认,这两个委员会的目标互补,导致两种语言面向互补的工程需求。
    PSL来自于Accellera的形式验证技术委员会(FVTC),2000年开始。该组织考虑了几种特性语言,并选定以IBM的Sugar语言为基础。后来诞生了PSL,该语言去年被捐献给IEEE,目前作为IEEE P1850进行标准化工作。
SVA来自Accellera的SVA委员会,该组织接收FVTC不考虑或拒绝的技术,包括Superlog语言、摩托罗拉的CBV、Synopsys的OpenVera和英特尔的ForSpec。所产生的声明(assertion)被纳入SystemVerilog语言,目前作为IEEE P1800进行标准化。
Havlicek表示,PSL旨在成为一种“面向静态验证的全面的特性语言,子集适合动态验证。”形成对比的是,SVA是一种“丰富的动态验证特性语言,子集适合静态验证。”
此外,PSL是一种可扩展语言框架,与多种HDL协同工作,而SVA由直接集成到Verilog的声明组成,因此硬件设计师能在HDL代码内包含行内声明。
Havlicek指出,正是由于这些差异的存在,“部分人士已经提出对两种语言进行调整”。Havlicek认为,目前可能的情形是,将“缩减后的”SystemVerilog一致性命题映射到PSL基础语言。结果是两种语言非常接近,足够进行自动化翻译,就象“同一语言的不同方言。”

来源(xl_007评论):http://bbs.eetop.cn/thread-231823-1-1.html

  • 0
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值