- 博客(26)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 Cadence Integrity 3D-IC的解密
Implementation Technologies with Digital, Analog, RDL Routers
2025-04-03 18:02:12
156
原创 DFT之SSN架构
SSN是由Siemens EDA提供的一种基于总线的扫描数据分发架构。它通过将扫描测试数据以分组（Packet）的形式在总线上传输，实现了多个核心（Core）的并行测试。这种架构的关键组件包括流式扫描主机（SSH）节点、IEEE 1687 IJTAG接口和并行数据总线。流式扫描主机（SSH）节点：每个核心包含一个SSH节点，负责驱动局部扫描资源的加载和卸载，并在SSN总线上传输数据。IEEE 1687 IJTAG接口。
2025-03-04 17:41:49
637
原创 倒相器，又称非门、非电路、反相器、逻辑否定电路，是逻辑电路的基本单元
倒相器是一种基本的数字电路元件，其原理是将输入信号的电平进行反转。当输入信号为低电平时，输出信号为高电平。它的输入管是增强型器件（EMOS管），负载管是耗尽型器件（DMOS管）。通过调整输入电压，可以控制输入管和负载管的导通状态，从而实现输出信号的电平反转。TTL反相器是倒相器的一种常见类型，它由输入级、倒相级和输出级三部分组成。其中，输入级负责接收输入信号，倒相级实现信号的电平反转，输出级则输出反转后的信号。这些器件在输入信号的作用下，能够改变其内部电场或电流的方向，从而实现输出信号的电平反转。
2024-10-24 15:53:41
764
原创 JTAG在Chiplet测试中的应用
JTAG（Joint Test Action Group）在Chiplet（芯粒）测试中扮演着重要角色。Chiplet是一种具有特定功能的模块化小芯片，它们可以混合搭配成一个完整的系统，如CPU或GPU。随着Chiplet市场的快速发展，JTAG测试技术对于确保这些模块化小芯片的质量和性能至关重要。
2024-10-07 15:48:33
574
原创 TSV（Through Silicon Via）即硅通孔技术和DFT
一种集成电路制造中的先进封装技术。它通过在芯片上穿孔并填充导电材料（如铜、钨、多晶硅等），实现芯片内、芯片间以及芯片与封装之间的垂直连接。
2024-10-07 11:12:28
1791
原创 热沉（Heat Sink Materials）和TIM热界面材料（Thermal Interface Materials, TIM）
热沉（Heat Sink Materials）和TIM热界面材料（Thermal Interface Materials, TIM）在电子封装领域各自扮演着重要的角色，它们在功能、应用以及特性上存在显著的区别。
2024-07-01 17:37:43
3267
原创 Interposer， 基板，转接板
Interposer定义：Interposer是一种中介层技术，用于实现芯片之间的水平互连和垂直互连。功能：通常是一个薄型的硅或玻璃基板，上面布满了微凸点和再布线层(RDL)，这些微凸点和RDL用于实现芯片之间的互连。基板（Substrate）定义：基板是制造PCB（印制电路板）的基本材料，主要用于支撑和连接电子元器件。功能：基板具有导电、绝缘和支撑三个方面的功能，是电子设备中电路的重要组成部分。转接板（Adapter Board）定义：转接板是一种用于连接或转换不同接口或电气信号的设备。
2024-06-27 15:05:46
1829
原创 塞贝克(Seebeck)效应
由不同种材料 A1 A2、B 组成的回路，当接点的温度不同时，回路 中会有电流，这就是所谓的塞贝克(Seebeck)效应。假设接头 1 和 2 处维持在不同的温度T1和T2 (T T 1 2 > )。则在导体 A1 A2的 开路位置 X 和Y 之间，将会有一个电位差出现，称之为塞贝克电压。
2024-06-19 19:00:18
1124
原创 TGV(Through Glass Via,玻璃通孔)技术和TSV（Through Silicon Via，硅基通孔）
TGV（Through Glass Via）和TSV（Through Silicon Via）是两种用于实现不同层面之间电气连接的技术。TGV技术通过在玻璃基板上制作垂直贯通的微小通孔，并在通孔中填充导电材料，实现电气连接。TGV以高品质硼硅玻璃、石英玻璃为基材，通过一系列工艺步骤如种子层溅射、电镀填充、化学机械平坦化等实现3D互联。这种技术具有优良的高频电学特性，机械稳定性强，且制作成本相对较低。TGV在光通信、射频、微波、微机电系统、微流体器件和三维集成领域有广泛的应用前景。
2024-04-27 08:52:01
7886
原创 DFT是什么？
DFT检测中的DFT，全称是Design For Testability，即可测试性技术。这是一种专为测试的集成电路设计，主要目的是在集成电路设计过程中考虑测试的可行性和效率，以便在制造过程中进行高质量的测试。DFT测试原理主要包括测试点的插入、测试向量的生成、测试序列的应用和故障模型的设计。测试点的插入是指在电路设计中合理地放置一定数量的测试点，以便在测试过程中能够对电路进行全面的覆盖。这需要根据电路结构和设计要求来确定，以尽可能地提高测试的覆盖率和效率。
2024-03-21 04:18:28
6122
原创 “Placement Routing“
"Placement Routing" 在电子设计和制造领域通常指的是集成电路（IC）或印刷电路板（PCB）上组件的布局和布线过程。这个过程是电子设计自动化（EDA）工具中的关键步骤，用于确定芯片或电路板上各个组件（如晶体管、电阻器、电容器等）的物理位置和它们之间的连接路径。
2024-03-19 16:50:33
336
原创 linux编程指令--sudo
sudo的配置文件通常位于/etc/sudoers，这是一个只读文件，需要使用visudo命令进行编辑。在配置文件中，管理员可以定义哪些用户可以执行sudo命令，以及他们可以执行哪些具体的命令。一旦验证通过，用户就可以以root用户的身份执行所需的命令。sudo命令的执行过程会被系统记录，这有助于管理员追踪和审计系统的使用情况。此外，对于任何使用sudo执行的命令，系统都会记录相关的操作，以便进行审计和故障排除。需要注意的是，虽然sudo提供了方便的管理功能，但过度或不当地使用sudo也可能带来安全风险。
2024-03-18 18:28:47
956
原创 EDA开发之芯片行业名词解释（6）
CGAL（Computational Geometry Algorithms Library）是一个高效、可靠且灵活的几何算法库，广泛应用于多个领域。此外，CGAL还在数值方法、科学可视化、计算机辅助设计和建模等领域得到了广泛应用。由于其开源和可移植的特性，CGAL为科研机构和工业企业提供了方便、高效、可靠的计算几何解决方案。综上所述，GMSH的高级功能和特性使其在几何建模、凝固分析、网格划分、模型分析和结果可视化等方面具有强大的能力。这使得GMSH成为各种行业领域中进行数值模拟和仿真分析的重要工具。
2024-03-06 11:40:23
245
原创 2D Conforming Triangulations and Meshes
这个包实现了Shewchuk的算法[1]来构造合规的三角剖分和二维网格。合规的三角剖分将在“合规的三角剖分”部分中描述，而二维网格将在“网格”部分中描述。
2024-03-06 11:32:08
291
原创 线性代数之行列式
这个方程组可以用一个二阶行列式来表示，其中x和y是未知数，a、b、c、d、e和f是已知数。1：用C++编写的简单二阶行列式计算器程序的例子。这个程序读取用户输入的两个二维向量，代表二阶行列式的两行，并计算行列式的值。这里，分子是将原方程组中的常数项e和f分别替换到系数行列式的相应位置后得到的新行列式，而分母则是原始的系数行列式。因此，二阶行列式在解决具有两个方程的线性方程组时起着关键作用，它提供了通过代数方法找到未知数的值的途径。二阶行列式主要解决的问题是线性方程组中的两个未知数的求解问题。
2024-03-03 21:30:30
467
原创 EDA开发之芯片行业名词解释（5）
需要注意的是，并行计算并不总是带来线性的性能提升。实际性能提升取决于多种因素，包括数据集大小、维度、硬件架构、线程/核心数量、内存访问模式、算法本身的并行性等。此外，引入并行化可能会增加代码的复杂性，并需要仔细处理并行化带来的同步和通信开销。它包含了一系列针对大数据集和高维度特征的算法，用于快速查找数据集中的近似最近邻。需要注意的是，虽然FLANN提供了快速的近似最近邻搜索，但它并不保证找到的确切最近邻。如果需要精确的最近邻搜索，可能需要使用其他方法，如暴力搜索或精确最近邻搜索算法。
2024-03-03 14:07:22
958
原创 第十一篇：Placement
Placement is the process of determining the locations of circuit devices on a die surface. It is an important stage in the VLSI design flow, because it affects routability, performance, heat distribution, and to a less extent, power consumption of a design
2024-03-01 21:30:35
1940
原创 第十篇 ：Floorplanning
CADathlon@ICCAD 2007第一名获奖者台湾大学的陈东杰（Tung-Chieh Chen）毕业后加入思源科技；2015年和张耀文教授依托NTUplace4架构联合创办Maxeda至达科技，担任CEO；2023年中国台湾的新创EDA企业至达科技（Maxeda）再次被新思科技（Synopsys）收购，这项收购并未有新闻稿和具体声明，低调的至达科技只是悄悄地为公司官网换上了新东家的深紫色横幅。
2024-03-01 17:56:57
2200
原创 EDA开发之芯片行业名词解释（4）
"Reference VRM" 的目的是为设计师提供一个可靠的、经过验证的VRM设计方案，以加快设计速度、减少设计风险，并确保最终产品的性能和可靠性。：定义VRM的输出电压范围、负载调整率、线性调整率、纹波噪声等性能指标，以确保VRM在各种工作条件下的稳定性和可靠性。：描述VRM的控制算法和策略，包括电压调整方式、反馈控制策略、保护机制等，以实现精确、快速的电压调整和故障处理。：提供VRM的仿真模型和验证流程，通过仿真软件对VRM的性能进行预测和优化，并通过实验验证VRM的实际性能。
2024-03-01 14:12:18
433
原创 EDA开发之芯片行业名词解释（2）
在电路板设计中，通常使用的标准方形孔尺寸为0.3mm x 0.3mm、0.4mm x 0.4mm、0.5mm x 0.5mm、0.6mm x 0.6mm、0.7mm x 0.7mm、0.8mm x 0.8mm、0.9mm x 0.9mm、1.0mm x 1.0mm等。仿真结果可以帮助他们识别系统中的功率损失瓶颈，并采取相应的优化措施，如改进布线设计、优化开关元件的选择、调整磁性元件的规格等，以降低功率损失，提高系统的整体效率。因此，在电子系统的设计和优化过程中，对功率损失的全面分析和有效管理至关重要。
2024-02-26 10:59:24
731
1
原创 EDA开发之芯片行业名词解释（1）
通过这些方法的应用，可以有效地减小高 pin density 区域和 hot spot 区域对 IC 设计的影响，提高设计的可靠性和性能。通过合理使用DS工具，可以有效地实现Core的布局和优化，提高芯片的性能、降低功耗和面积，并提高生产良率和可靠性。同时，还需要考虑到Macro的摆放，因为Macro通常是一些具有特定功能的电路模块，它们的摆放位置和方向会影响到芯片的性能和布线的难度。这通常包括对电路中的时钟网络、寄存器传输和路径延迟等参数的优化，以提高电路的性能、降低功耗并减少时序违规的可能性。
2024-01-24 10:35:49
1967
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人