安路远程调试使用chipwatcher报错

最新推荐文章于 2024-07-11 21:48:38 发布
最新推荐文章于 2024-07-11 21:48:38 发布
阅读量202 收藏
点赞数
分类专栏： FPGA-工具篇 FPGA-debug篇 文章标签： fpga开发 anlu
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41247463/article/details/134546039
版权
问题描述

让外地同事远程帮忙抓信号，只给了bit和cwc文件（我的理解是cwc对应vivado的ltx文件）
然后上次没出问题，这次报错，无法触发波形
在这里插入图片描述

解决办法

把图中提示的_inst.bid文件放到下载bit的路径中

aria啵啵啵
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
调试工具Coolwatcher基本操作指南
10-10
调试工具Coolwatcher基本操作指南 详细介绍了调试的步骤
安路科技SDIO IP核读写测试案例
08-16
国产FPGA公司安路科技FPGA开发工具中自带有SDIO ip核，该资源对该IP核的功能进行了测试，并可以利用TD软件自带的在线调试工具进行验证。资源中附带了安路sdio ip核的介绍，方便大家查看，该源码使用的是TD5.6版本，...
第10节 国产安路FPGA逻辑分析仪ChipWatcher使用方法介绍
qq_42189951的博客
09-14 2492
本节主要讲述国产安路FPGA逻辑分析仪ChipWatcher工具的使用，逻辑分析仪在FPGA调试中是一个非常重要的工具，利用FPGA内部资源实现了内部逻辑分析仪的应用，也能加速FPGA的开发过程，让工程师在项目中快速定位问题。我们以上一节按键消抖程序为例在其基础上添加逻辑分析仪抓取信号，让读者了解逻辑分析的创建和使用方法。
基于FPGA的DDS在安路TD和EG4A20BG256上的实现（二）
weixin_44535413的博客
07-09 5311
文章目录 文章目录前言一、初始配置二、运行和烧录上板实现 前言 TangDynasty(TD)软件是安路科技自主开发的FPGA集成开发环境，支持工业界标准的设计输入，包含完整的电路优化流程以及丰富的分析与调试工具，并提供良好的第三方设计验证工具接口，为所有基于安路科技FPGA产品的应用设计提供有力支持。 本文介绍在安路TD软件上实现基于FPGA的DDS信号发生器。 本设计使用大科电子工作室的FA301开发板，核心芯片为安路科技EG4A20BG256 一、初始配置 （软件下载安装见主页） 1、打开TD软
上海安陆FPGA软件如何防止模块在综合的时候把信号优化掉
呓语煮酒的博客
05-17 4243
上海安陆FPGA软件如何防止模块在综合的时候把信号优化掉 上海安陆的FPGA，使用的软件为Anlogic TD 5.0.5 -64bit Tang Dynasty 但是在编译的时候，使用其自带的ChipWatcher进行信号调试的时候，会发现有很多信号被优化掉了； 参考其使用手册： 1，Synthesis Keep 使用 Synthesis keep 命令可以保证信号不会被后续流程优化掉,从而方便用户后期调试。具体做法如下： 在 verilog 文件中，为想要保留的信号，添加相应的注释，注释的写法为： wi
安陆FPGA踩坑填坑记录（梦里呓语回忆录）
呓语煮酒的博客
06-08 5266
梦里呓语回忆录
FPGA时序分析
weixin_30268071的博客
08-19 772
更新于20180823 时序检查中对异步复位电路的时序分析叫做（）和（）？ 　　这个题做的让人有点懵，我知道异步复位电路一般需要做异步复位、同步释放处理，但不知道这里问的啥意思。这里指的是恢复时间检查和移除时间检查。 在开始之前需要先搞明白的一点是为什么要保持建立时间和保持时间大于零，不满足的话会怎么样呢？ 首先需要明白的一点就是D触发器的构造，D触发器实际上是由一个传输门加上反相器...
安路FPGA的赋值报错——移位处理，加括号
daisy.skye的博客
08-08 887
但是在实际赋值过程如下代码的输出如下，其中当奇数时会一直输出0。在使用移位符号用来当作除以号使用时，发现如下问题。cnt_8K 为偶数和奇数时输出的数据不一样。只需要修改添加括号后，输出就正常了。
国产安路FPGA资料
10-13
国产fpga安路EG4S20封装及手册. EG4S20数据手册.pdf.EG4 MULTI BOOT多启动功能使用指南.pdf.EG4 IO 用户指南.pdf.EG4 DUAL BOOT功能使用指南.pdf
SDRAM.rar_sdram_安路 SDRAM
09-20
SDRAM（Synchronous Dynamic Random-Access Memory，同步动态随机访问存储器）是现代计算机系统中广泛使用的内存类型，尤其在早期个人计算机和嵌入式系统中。它以其高速度和相对较低的成本，成为数据处理中心的重要...
TD的安装及在安装过程中遇到的问题及解决办法
06-30
文章是本人在安装TD时总结出来的，包括了安装时所遇到的问题，用了很长时间解决掉，方法也在里面记录着，和大家分享一下！
jsp安路友汽车租赁计算机毕业生设计.zip
08-18
采用java技术构建的一个管理系统。整个开发过程首先对系统进行需求分析，得出系统的主要功能。接着对系统进行总体设计和详细设计。总体设计主要包括系统功能设计、系统总体结构设计、系统数据结构设计和系统安全设计...
RecipientEditTextView在短信中的使用
firedancer0089的专栏
04-19 1280
手头只有mtk的代码，短信代码位于在vendor/mediatek/proprietary/packages/apps/Mms，只能看MTKRecipientEditTextView的使用了。 ChipsRecipientAdapter public class ChipsRecipientAdapter extends BaseRecipientAdapter继承BaseRecipien
FPGA(1)--什么是布局与布线
hyl999的专栏
07-05 370
布局与布线是FPGA设计流程中非常关键的步骤，它们的目的是将经过综合的逻辑网表映射到FPGA芯片的物理资源上，并通过电气连接来实现设计的功能。总体而言，布局与布线是将逻辑设计映射到实际硬件的关键步骤，直接影响到FPGA设计的最终性能、可靠性和功耗。为什么要进行布局与布线呢？
30.ROM-IP核的调用
最新发布
2301_80417284的博客
07-11 234
ROM-IP核的调用
流水线乘法器
m0_73019469的博客
07-08 309
实现4bit无符号数流水线乘法器设计。电路的接口如下图所示。
29.PLL（锁相环）-IP核的调用
2301_80417284的博客
07-11 206
PLL（锁相环）-IP核的调用
全国产T3+FPGA的SPI与I2C通信方案分享
创龙，嵌入式一体化解决方案商
07-11 114
ARM通过SPI总线写入1MByte随机数据至FPGA DRAM并读出数据，不做数据检验，最后打印SPI总线读写速率和误码率，最终在100MHz下实测SPI双线模式写速率为：11.684MB/s，SPI双线模式读速率为：23.432MB/s。执行如下命令运行程序，ARM通过SPI总线写入1KByte随机数据至FPGA DRAM，然后读出数据、进行数据校验，同时打印SPI总线读写速率和误码率，最终实测写速率为2.405MB/s，读速率为2.405MB/s，误码率为0。
Xilinx FPGA:vivado fpga与EEPROM的IIC通信，串口显示数据，含使用debug教程
loveyousosad的博客
07-11 410
实现FPGA与EEPROM的通信，要求FPGA对EEPROM实现先“写”后“读”，读出的值给uart发送端并显示到电脑上，按下按键1让fpga对EEPROM写入数据；按下按键2让fpga读出对EEPROM写入过的数据。按下控制“写”的按键，再按下“读”的按键后，pc端返回45。XDC文件变成这样就是保存成功了。"4"对应后面几个cnt_bit。然后点set up debug。
如何让安路在线调试省略的位数显示出来
05-24
如果您使用的是Python，可以使用以下代码将省略的位数显示出来： ```python import numpy as np np.set_printoptions(threshold=np.inf) ``` 这将设置NumPy的打印选项，以便在打印数组时不会省略任何元素。如果您...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值