![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA-debug篇
文章平均质量分 52
aria啵啵啵
fpga小菜狗~
展开
-
安路远程调试使用chipwatcher报错
让外地同事远程帮忙抓信号,只给了bit和cwc文件(我的理解是cwc对应vivado的ltx文件)把图中提示的_inst.bid文件放到下载bit的路径中。然后上次没出问题,这次报错,无法触发波形。原创 2023-11-22 09:37:30 · 202 阅读 · 4 评论 -
vivado下载bit和ltx失败
2原创 2022-09-20 11:54:12 · 3747 阅读 · 1 评论 -
ERROR:(vsim-3584)
解决思路原创 2021-10-27 15:16:06 · 1724 阅读 · 0 评论 -
ERROR:Pack:2780/Place:1239
没有一个error是我碰不到的撒花原创 2021-09-01 15:00:07 · 229 阅读 · 1 评论 -
ERROR:Place:713
解决办法;不要DCI原创 2021-08-27 09:39:56 · 419 阅读 · 0 评论 -
ConstraintSystem:59
将路径补全:路径使用实例化的名字,因此找到报错的文件a,调用过a的文件b为其上一级路径,由此倒推,到项目顶层文件c,我的路径为NET“U0_ddr_dut(顶层文件中调用ddr,ddr的实例化名字)/u_ddr2_infrastructure/sys_clk_ibufg” TNM_NET = “SYS_CLK”;TIMESPEC “TS_SYS_CLK” = PERIOD “SYS_CLK” 5 ns HIGH 50 %;...原创 2021-08-20 14:36:53 · 2251 阅读 · 2 评论 -
ISE报错2677-1895-1701等
Xst:2677 - Node <frame_rxda_32> of sequential type is unconnected in block <u1_frame_protocol>.Xst:1895 - Due to other FF/Latch trimming, FF/Latch <ads8688_tx_data_3> (without init value) has a constant value of 0 in block <da_control原创 2021-06-15 18:05:00 · 2413 阅读 · 0 评论 -
modelsim仿真ise ip core
ddr2 ipcore xilinx仿真原创 2021-06-08 09:51:29 · 269 阅读 · 1 评论 -
布线-vivado问题记录-1
debug-core的报错earlier error;信号的clock domain是红色的原创 2021-02-16 19:37:27 · 747 阅读 · 2 评论