基于fpga的视频与图像融合

一：实验目的：
1.为了掌握sdram与摄像头的调制的方法
2.以及图像融合算法的实现
二：系统框架：
下面是系统框架图：

三：接口及连接方式：
1.sensor出来的最主要有两个接口，一个是数据（data）接口，一个是数据的有效使能信号（valid）。将data接口直接接入到写FIFO的数据端，而将valid接入到wr_ctrl模块的写使能端口。
2.wr_ctrl出来的最主要的接口有三个，一个是wr_load,它接入写FIFO的load端口，一个是写使能信号，接入到写FIFO的Wr_en端口，最后一个是地址（wr_addr）接入写FIFO的wr_addr端口。
3.rd_ctrl与wr_ctrl一样，最主要的也是这三个端口。
4.写FIFO与读FIFO，一个是将数据通过DQ端口送入sdram，一个是通过DQ将数据从sdram读出来送入图像处理模块。
5.sdram：接入到别的模块有两个信号，一个从写FIFO读出数据，送入sdram，一个是从sdram读出数据写入读FIFO的两个使能信号。
6.uart模块接入到别的模块为数据接口，传入到图像处理模块。
7.图像处理模块将融合后的数据传入到vga，然后通过vga显示到屏幕上。
四：模块划分：
从上面框架图可以明晰的看到模块划分。我大概将它分为三个大模块，然后大模块在划分成小模块。
一：sensor模块：
1.camer_caupter:这个模块是产生摄像机的行信号（hs）与场信号（vs），且输出数据。
2.IIC：IIC模块是根据IIC总线的时序写的它的控制模块，通过IIC线来配置摄像头的初始配置。
二：sdram模块：
sdraam模块是这个系统最主要的模块。它是由五部分组成。
一个是写fifo与写控制的两个部分，一个是读fifo与读控制的两个部分，以及最后一个sdram本身的控制模块。
wr_ctrl :这个模块通过状态机控制它的输出的load使能与写使能的关系。在load之后，在网FIFO写入。因为，load使能是起到了清零的作用，也就是每一次load后，从FIFO读到sdram的地址都是从头开始。所以，要在load后才开始写。
wr_FIFO:这是一个IP核，它是先进先读，它的作用是缓冲数据，为了使数据存到SDRAM中正确。
rd_ctrl :它大致与wr_ctrl框架相似，也是用状态机控制load与读使能的关系。有区别的是wr_ctrl中，写的开始是与sensor出来的vs，hs有关，而读的开始是与vga中的vs，hs有关。它们的作用是像写FIFO与读FIFO提供信号。
rd_FIFO：与wr_FIFO的作用一样，黄冲数据，使在vga中，数据能正确显示。
sdram_ctrl :sdram控制模块是最重要的一环。它是由sdram的时序写的。它的控制模块的状态图，如下：

它的作用是控制数据王SDRAM存储。
三：uart模块：
它是根据rs232通讯协议写的uart模块，通过串口助手传输数据，在是同过串口助手传输16进制的图片数据。
四：图片处理算法：它的作用是将摄像头数据与uart传输的数据通过算法处理，然后将处理后的数据传到vga中。算法的原理很简单，就是将两个数据相加然后除以2，在fpga上表示为 （R1 + R2 ）>> 1’b1 ;
五：vga模块 ：
它是通过产生的vs，hs将数据显示到屏幕上。
注：在这加了一个创新，我们将传进去的图片是在大屏上随机动的。
效果图：