FPGA第三节：IP调用实现HDMI输出

本次实验主要是为之后实现AD以及高速AD实验做铺垫，主要是IP核的调用，COLOR模块用的黑金的。TMDS的原理部分不是实验的重点，之后也会采用IP核（RGB—>DVI）的形式。本次实验的顶层模块主要包含三个模块，色彩模块，时钟模块，RGB转DVI模块。
1、调用时钟的IP核实现所需时钟

2、调用RGB转DVI的IP核

3、调用COLOR模块
4、编辑顶层模块

module HDMI_OUT_DES(
    input sys_clk,
    output hdmi_oen,
    output TMDS_clk_n,
    output TMDS_clk_p,
    output [2:0]TMDS_data_n,
    output [2:0]TMDS_data_p
);
wire video_clk;
wire video_clk_5x;
wire video_hs;
wire video_vs;
wire video_de;
wire[7:0] video_r;
wire[7:0] video_g;
wire[7:0] video_b;

COLOR hdmi_color_bar(
	.clk(video_clk),
	.rst(1'b0),
	.hs(video_hs),
	.vs(video_vs),
	.de(video_de),
	.rgb_r(video_r),
	.rgb_g(video_g),
	.rgb_b(video_b)
);

v