嵌入式linux-----ARM裸机（6）-----S5PV210的时钟系统

1.SoC时钟简介
SoC内部有很多器件，譬如CPU、串口、DRAM控制器、GPIO等内部外设，这些东西要彼此协同工作，需要一个同步的时钟系统来指挥。
（1）时钟的产生
①外部输入时钟信号（如控制多个CPU时，很少使用）
②外部晶振+内部时钟发生器（大部分低频单片机）
③外部晶振+内部时钟发生器+内部PLL（锁相环）产生高频时钟+内部分频器分频得到各种频率的时钟（210属于这种）
注1：之所以不外部提供高频信号，是因为芯片外部电路不适宜使用高频率，传导辐射比较难控制，且高频率的晶振太贵。
注2：为什么先高频再分频？因为SoC内部有很多部件都需要时钟，而且各自需要的时钟频率不同，没法统一供应。因此设计思路是PLL后先得到一个最高的频率主频（1GHz、1.2GHz），然后各外设都有自己的分频器再来分频得到自己想要的频率。
（2）时钟和系统性能的关系
一般SoC时钟频率都是可以人为编程控制的，频率的高低对系统性能有很大影响。S5PV210建议工作频率800MHz～1.2GHz，一般设置为1GHz主频。如果设置1.2GHz就叫超频。超频的时候系统性能会提升，但是发热也会增大，因此会影响系统稳定性。
（3）时钟和外设编程的关系
每个外设工作都需要一定频率的时钟，我们可以为每个外设指定时钟来源、时钟分频系数。
（4）时钟和功耗控制的关系
时钟频率越高功耗越大，越容易不稳定。SoC内部有很多外设，不用的时候最好关掉，开关外设是通过切断时钟完成的。
2.S5PV210的时钟简介
（1）时钟域：因为S5PV210内部外设模块太多，这些模块彼此工作时钟速率差异太大了，所以有必要把高速的放一起，相对低速的放一起。因此把整个内部的时钟划分为3大块，即3个域：MSYS、DSYS、PSYS。由下图可见MSYS主要包括CPU（Cortex-A8内核）、DRAM控制器（DMC0和DMC1）、IRAM&IROM……；DSYS都是和视频显示、编解码等有关的模块；PSYS和内部的各种外设时钟有关，譬如串口、SD接口、I2C、AC97、USB等。

（2）时钟来源：晶振+时钟发生器+PLL+分频电路
S5PV210外部有4个晶振接口，设计板子硬件时可以根据需要来决定在哪里接晶振。接了晶振之后上电相应的模块就能产生振荡，产生原始时钟。原始时钟再经过一系列的筛选开关进入相应的PLL电路生成倍频后的高频时钟。高频时钟再经过分频到达芯片内部各模块上。（有些模块，譬如串口内部还有进一步的分频器进行再次分频使用）

（3）PLL有四个：APLL、MPLL、EPLL、VPLL。APLL用于Cortex-A8内核、MSYS域；MPLL&EPLL用于DSYS、PSYS域；VPLL用于Video视频相关模块。

3.S5PV210时钟域详解
（1）MSYS域
ARMCLK： cpu内核工作的时钟，也就是主频。
HCLK_MSYS： MSYS域的高频时钟，给DMC0和DMC1使用
PCLK_MSYS： MSYS域的低频时钟
HCLK_IMEM：给iROM和iRAM（合称iMEM）使用
（2）DSYS域
HCLK_DSYS：DSYS域的高频时钟
PCLK_DSYS：DSYS域的低频时钟
（3）PSYS域
HCLK_PSYS：PSYS域的高频时钟
PCLK_PSYS：PSYS域的低频时钟
SCLK_ONENAND：
210内部的各个外设都是接在（内部AMBA总线）总线上面的，AMBA总线有1条高频分支叫AHB，有一条低频分支叫APB。上面的各个域都有各自对应的HCLK_XXX和PCLK_XXX，其中HCLK_XXX就是XXX这个域中AHB总线的工作频率；PCLK_XXX就是XXX这个域中APB总线的工作频率。SoC内部的各个外设是挂在总线上工作的，如串口UART挂在PSYS域下的APB总线上，因此串口的时钟来源是PCLK_PSYS。我们可以通过记住和分析上面的这些时钟域和总线数值，来确定我们各个外设的具体时钟频率。
（4）各时钟典型值（默认值，iROM中设置的值）
当210刚上电时，默认是外部晶振+内部时钟发生器产生的24MHz频率的时钟直接给ARMCLK的，这时系统的主频就是24MHz，运行非常慢。iROM代码执行BL0时第6步中初始化了时钟系统，这时给了系统一个默认推荐运行频率。这个时钟频率是三星推荐的210的频率。各时钟的典型值：
freq(ARMCLK) = 1000 MHz
freq(HCLK_MSYS) = 200 MHz
freq(HCLK_IMEM) = 100 MHz
freq(PCLK_MSYS) = 100 MHz
freq(HCLK_DSYS) = 166 MHz
freq(PCLK_DSYS) = 83 MHz
freq(HCLK_PSYS) = 133 MHz
freq(PCLK_PSYS) = 66 MHz
freq(SCLK_ONENAND) = 133 MHz, 166 MHz
4.S5PV210时钟体系框图详解

上下两张大图之间是渐进的关系。上图从左到右依次完成了原始时钟生成->PLL倍频得到高频时钟->初次分频得到各总线时钟；下图是从各中间时钟到各外设自己使用的时钟（各个外设自己再设置额外的分频）。上图是理解整个时钟体系的关键，下图是进一步分析各外设时钟来源的关键。
要看懂时钟体系框图，2个符号很重要：一个是MUX开关，另一个是DIV分频器。
（1）MUX开关是个或门，实际对应某个寄存器的几个bit位，设置值决定了哪条通道通的。
（2）DIV分频器，可以进行n分频。分频器实际对应某个寄存器中的某几个bit位，同样可以设置bit位来确定分频系数。
（3）寄存器中的clock source x就是在设置MUX开关；clock divider control寄存器就是在设置分频器分频系数。

5.时钟设置的关键性寄存器
（1）xPLL_LOCK寄存器主要控制PLL锁定周期的（倍频需要一定时间，所以要先进行锁定）。不需要我们设置。

（2）xPLL_CON/xPLL_CON0/xPLL_CON1寄存器主要用来打开/关闭PLL电路，设置PLL的倍频参数，查看PLL锁定状态等（这里CON0的位数不够用于是加的CON1）。ENABLE使能；LOCKED是只读位，是标志位；M/P/S DIV是用来计算频率的公式的参数。

（3）CLK_SRCn(n：0～6)寄存器是用来设置时钟来源的，对应时钟框图中的MUX开关。

（4）CLK_SRC_MASKn决定MUX开关n选1后是否能继续通过，相当于使能作用。默认的时钟都是打开的，好处是不会因为某个模块的时钟关闭而导致莫名其妙的问题，坏处是功耗控制不精细、功耗高。

（5）CLK_DIVn各模块的分频器参数配置

（6）CLK_GATE_x类似于CLK_SRC_MASK，对时钟进行开关控制（在后面控制）
（7）CLK_DIV_STATn、CLK_MUX_STATn。这两类状态位寄存器，用来查看DIV和MUX的状态是否已经完成还是在进行中
总结：其中最重要的寄存器有3类：CON、SRC、DIV。其中CON决定PLL倍频到多少，SRC决定走哪一路，DIV决定分频多少。
6.汇编实现时钟设置代码详解
（1）时钟设置步骤
第1步：关闭PLL。让外部24MHz原始时钟直接过去，绕过APLL那条路
第2步：设置锁定时间。默认值为0x0FFF，保险起见我们设置为0xFFFF
第3步：设置分频系统，决定由PLL出来的最高时钟如何分频得到各个分时钟
第4步：设置PLL，主要是设置PLL的倍频系统，决定由输入端24MHz的原始频率可以得到多大的输出频率。我们按照默认设置值设置输出为ARMCLK为1GHz
第5步：打开PLL。前面4步已经设置好了所有的开关和分频系数，本步骤打开PLL后PLL开始工作，锁定频率后输出，然后经过分频得到各个频率。
总结：以上5步，其实真正涉及到的寄存器只有6个而已。

（2）CLK_SRC寄存器的设置分析（第1步）。CLK_SRC寄存器其实是用来设置MUX开关的。在这里先将该寄存器设置为全0，主要是bit0和bit4设置为0，表示APLL和MPLL暂时都不启用。
（3）CLK_LOCK寄存器的设置分析（第2步）。设置PLL锁定延时的。官方推荐值为0xFFF，我们设置为0xFFFF。
（4）CLK_DIV寄存器的设置分析（第3步）。0x14131440这个值的含义分析：0x14131440=0b0001 0100 0001 0010 0001 0100 0100 0000。
PCLK_PSYS = HCLK_PSYS / 2 （PCLK_PSYS_RATIO=1）
HCLK_PSYS = MOUT_PSYS / 5 （HCLK_PSYS_RATIO=4）
PCLK_DSYS = HCLK_DSYS / 2 （PCLK_DSYS_RATIO=1）
HCLK_DSYS = MOUT_DSYS / 4 （HCLK_DSYS_RATIO=3）
……
HCLK_MSYS = ARMCLK / 5
ARMCLK = MOUT_MSYS / 1
（5）xPLL_CON/xPLL_CON0/xPLL_CON1寄存器的设置分析（第4步）。PLL倍频的相关计算。

APLL的典型参数：

MPLL的典型参数：

我们设置了APLL和MPLL两个，其他两个没有管。APLL和MPLL设置的关键都是M、P、S三个值，这三个值都来自于官方数据手册的推荐值。M、P、S的设置依赖《4.2.C语言位运算》中讲过的位运算技术。
（6）CLK_SRC寄存器的设置分析（第5步）。0x10001111=0b0001 0000 0000 0000 0001 0001 0001 0001。表示APLL和MPLL的启用。
7.C语言实现时钟设置代码详解
即2.clock_init_c。1-48行同clock.S对比可见C语言和汇编语法写法不同，但核心是一样的；C语言更简单一些。