单片机并口总线与FPGA通信

已于 2023-04-13 16:59:42 修改
阅读量3.7k 收藏 28
点赞数 4
分类专栏： 单片机开发 开发经验 FPGA 文章标签： fpga开发 单片机 嵌入式硬件
于 2021-12-23 15:20:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41867575/article/details/122108247
版权

话不多说，直接开讲。
单片机使用的是GD32F450XX 主要功能是用GD32F450的EXMC总线与FPGA通信。初次使用所以网上查了很多资料，其实GD32F450的EXMC与STM32的FSMC相差无几，与FPGA通信我是将FPGA模拟成SRAM进行通信。具体单片机型号是 GD32F450ZIT6。
1，因为官方例程只有SDRAM的初始化所以我贴下SRAM的初始化代码：

void exmc_sram_init()
{
	exmc_norsram_parameter_struct        sdram_init_struct;
    exmc_norsram_timing_parameter_struct  read_write_timing;

    uint32_t command_content = 0, bank_select;
    uint32_t timeout = SDRAM_TIMEOUT;

    /* enable EXMC clock*/
    rcu_periph_clock_enable(RCU_EXMC);
    rcu_periph_clock_enable(RCU_GPIOB);
    rcu_periph_clock_enable(RCU_GPIOC);
    rcu_periph_clock_enable(RCU_GPIOD);
    rcu_periph_clock_enable(RCU_GPIOE);
    rcu_periph_clock_enable(RCU_GPIOF);
    rcu_periph_clock_enable(RCU_GPIOG);
    rcu_periph_clock_enable(RCU_GPIOH);

    /* common GPIO configuration */
	
	/* NL(PB7), pin configuration */ 
    gpio_af_set(GPIOB, GPIO_AF_12, GPIO_PIN_7 );
    gpio_mode_set(GPIOB, GPIO_MODE_AF, GPIO_PUPD_PULLUP, GPIO_PIN_7);
    gpio_output_options_set(GPIOB, GPIO_OTYPE_PP, GPIO_OSPEED_50MHZ, GPIO_PIN_7);

    /* D2(PD0),D3(PD1),CLK(PD3),NOE(PD4),NWE(PD5),NWAIT(PD6),NE0(PD7),D13(PD8),D14(PD9),D15(PD10),D0(PD14),D1(PD15) pin configuration */
    gpio_af_set(GPIOD, GPIO_AF_12, GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_3 | GPIO_PIN_4 | 
								   GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7 | GPIO_PIN_8 |
                                   GPIO_PIN_9 | GPIO_PIN_10 | GPIO_PIN_14 | GPIO_PIN_15);
    gpio_mode_set(GPIOD, GPIO_MODE_AF, GPIO_PUPD_PULLUP, GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_3 | GPIO_PIN_4 | 
														 GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7 | GPIO_PIN_8 |
														 GPIO_PIN_9 | GPIO_PIN_10 | GPIO_PIN_14 | GPIO_PIN_15);
    gpio_output_options_set(GPIOD, GPIO_OTYPE_PP, GPIO_OSPEED_50MHZ, GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_3 | GPIO_PIN_4 | 
																	 GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7 | GPIO_PIN_8 |
																	 GPIO_PIN_9 | GPIO_PIN_10 | GPIO_PIN_14 | GPIO_PIN_15);

    /* NBL0(PE0),NBL1(PE1),D4(PE7),D5(PE8),D6(PE9),D7(PE10),D8(PE11),D9(PE12),D10(PE13),D11(PE14),D12(PE15) pin configuration */
    gpio_af_set(GPIOE, GPIO_AF_12, GPIO_PIN_0  | GPIO_PIN_1  | GPIO_PIN_7  | GPIO_PIN_8 |
                                   GPIO_PIN_9  | GPIO_PIN_10 | GPIO_PIN_11 | GPIO_PIN_12 |
                                   GPIO_PIN_13 | GPIO_PIN_14 | GPIO_PIN_15);
    gpio_mode_set(GPIOE, GPIO_MODE_AF, GPIO_PUPD_PULLUP, GPIO_PIN_0  | GPIO_PIN_1  | GPIO_PIN_7  | GPIO_PIN_8 |
                                                         GPIO_PIN_9  | GPIO_PIN_10 | GPIO_PIN_11 | GPIO_PIN_12 |
                                                         GPIO_PIN_13 | GPIO_PIN_14 | GPIO_PIN_15);
    gpio_output_options_set(GPIOE, GPIO_OTYPE_PP, GPIO_OSPEED_50MHZ, GPIO_PIN_0  | GPIO_PIN_1  | GPIO_PIN_7  | GPIO_PIN_8 |
                                                                     GPIO_PIN_9  | GPIO_PIN_10 | GPIO_PIN_11 | GPIO_PIN_12 |
                                                                     GPIO_PIN_13 | GPIO_PIN_14 | GPIO_PIN_15);

    /* A0(PF0),A1(PF1),A2(PF2),A3(PF3),A4(PF4),A5(PF5),A6(PF12),A7(PF13),A8(PF14),A9(PF15) pin configuration */
    gpio_af_set(GPIOF, GPIO_AF_12, GPIO_PIN_0  | GPIO_PIN_1  | GPIO_PIN_2  | GPIO_PIN_3  |
								   GPIO_PIN_4  | GPIO_PIN_5  | GPIO_PIN_12 | GPIO_PIN_13 |
								   GPIO_PIN_14 | GPIO_PIN_15);
    gpio_mode_set(GPIOF, GPIO_MODE_AF, GPIO_PUPD_PULLUP, GPIO_PIN_0  | GPIO_PIN_1  | GPIO_PIN_2  | GPIO_PIN_3  |
                                                         GPIO_PIN_4  | GPIO_PIN_5  | GPIO_PIN_12 | GPIO_PIN_13 |
                                                         GPIO_PIN_14 | GPIO_PIN_15);
    gpio_output_options_set(GPIOF, GPIO_OTYPE_PP, GPIO_OSPEED_50MHZ, GPIO_PIN_0  | GPIO_PIN_1  | GPIO_PIN_2  | GPIO_PIN_3  |
																	 GPIO_PIN_4  | GPIO_PIN_5  | GPIO_PIN_12 | GPIO_PIN_13 |
																	 GPIO_PIN_14 | GPIO_PIN_15);

    /* A10(PG0),A11(PG1),A12(PG2),A13(PG3), pin configuration */
    gpio_af_set(GPIOG, GPIO_AF_12, GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3);
    gpio_mode_set(GPIOG, GPIO_MODE_AF, GPIO_PUPD_PULLUP, GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3);
    gpio_output_options_set(GPIOG, GPIO_OTYPE_PP, GPIO_OSPEED_50MHZ, GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3);

	/* configure read/write timing */
    read_write_timing.asyn_address_setuptime = 0x0U;					//地址建立时间（ADDSET）为1个HCLK 1/36M=27ns
    read_write_timing.asyn_address_holdtime = 0x0U;						//地址保持时间（ADDHLD）模式A未用到
    read_write_timing.asyn_data_setuptime = 0x08U;						//数据保持时间（DATAST）为9个HCLK 6*9=54ns  
    read_write_timing.bus_latency = 0xFU;								
    read_write_timing.syn_clk_division = EXMC_SYN_CLOCK_RATIO_16_CLK;
    read_write_timing.syn_data_latency = EXMC_DATALAT_17_CLK;
    read_write_timing.asyn_access_mode = EXMC_ACCESS_MODE_A;
	
	/* configure the structure with default values */
    sdram_init_struct.norsram_region = EXMC_BANK0_NORSRAM_REGION0; 		//这里我们使用NE0，也就对应BTCR[0],[1]。
    sdram_init_struct.address_data_mux = DISABLE;				   		//地址和数据复用数据线
    sdram_init_struct.memory_type = EXMC_MEMORY_TYPE_SRAM;		   		//SRAM   
    sdram_init_struct.databus_width = EXMC_NOR_DATABUS_WIDTH_16B;		//存储器数据宽度为16bit 
    sdram_init_struct.burst_mode = DISABLE;								//突发访问模式
    sdram_init_struct.nwait_polarity = EXMC_NWAIT_POLARITY_LOW;			//设置WAIT信号的有效电平
    sdram_init_struct.wrap_burst_mode = DISABLE;						//是否使用回环模式
    sdram_init_struct.nwait_config = EXMC_NWAIT_CONFIG_BEFORE;			//设置WAIT信号有效时机
    sdram_init_struct.memory_write = ENABLE;							//存储器写使能 
    sdram_init_struct.nwait_signal = DISABLE;							//是否使用WAIT信号
    sdram_init_struct.extended_mode = DISABLE;							//是否使用扩展模式,扩展模式用于访问不同读写操作时序的存储器
    sdram_init_struct.asyn_wait = DISABLE;								/*!< enable or disable the asynchronous wait function */
    sdram_init_struct.write_mode = EXMC_ASYN_WRITE;						/*!< asynchronous write mode */
	sdram_init_struct.read_write_timing = &read_write_timing;
	sdram_init_struct.write_timing = &read_write_timing;
   

	exmc_norsram_init(&sdram_init_struct);
	exmc_norsram_enable(EXMC_BANK0_NORSRAM_REGION0);
	delay_1ms(10);
}

2，因为用的是EXMC的异步通信，一开始对这些概念不是很熟悉，所以自己弄了半天，最后查官方用户手册找到了一张时序表：
在这里插入图片描述
读数据函数：

void sdram_readbuffer_16(uint32_t sdram_device,uint16_t* pbuffer, uint32_t readaddr, uint32_t numtowrite)
{
    uint32_t temp_addr;
    __IO uint32_t write_addr_prt = readaddr;    
    
    /* select the base address according to EXMC_Bank */
//    if(sdram_device == EXMC_SDRAM_DEVICE0){
//        temp_addr = SDRAM_DEVICE0_ADDR;
//    }else{
//        temp_addr = SDRAM_DEVICE1_ADDR;
//    }
    temp_addr = SRAM_DEVICE0_ADDR;
    /* while there is data to read */
    for(; numtowrite != 0; numtowrite--){
        /* read a byte from the memory */
        *pbuffer++ = *(uint16_t*) (temp_addr + write_addr_prt);
    
        /* increment the address */
        write_addr_prt += 2;
    }
}

首先单片机不断发送读地址命令，然后用示波器看看这些引脚上有没有对应的时序输出，如果有了的话再去找FPGA工程师或者自己根据这个时序来读数据，读数据的时候依据EXMC_NOE的电平变换将对应地址的数据放到数据引脚上，这样就能获取数据了

总结：
不要把EXMC看的很复杂，根据用户手册配置好之后读写数据非常方便，就跟读单片机内存一样。
而与FPGA通信用到的EXMC更简单，因为FPGA可以自行编程，所以只需要你这边地址，数据，信号线上有数据，那边就能更改时序进行处理！所以困难不可怕，相信自己！

DayDayUP丶。
关注
  • 4
    点赞
  • 踩
  • 28
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA与单片机之间的数据通信
求学者
03-28 7797
一、pandas是什么？ 二、使用步骤 1.引入库 代码如下（示例）： import numpy as np import pandas as pd import matplotlib.pyplot as plt import seaborn as sns import warnings warnings.filterwarnings('ignore') import ssl ssl._create_default_https_context = ssl._create_unver...
STM32通过FSMC读写FPGA寄存器，高速通信
01-30
STM32F103V系列带FSMC的必须是VCT6及以上的型号。对应的IO口如下： 数据总线（16根） DB0 ： PD14 DB1 ： PD15 DB2 ： PD0 DB3 ： PD1 DB4 ： PE7 DB5 ： PE8 DB6 ： PE9 DB7 ： PE10 DB8 ： PE11 DB9 ： PE12 DB10 ： PE13 DB11 ： PE14 DB12 ： PE15 DB13 ： PD8 DB14 ： PD9 DB15 ： PD10 地址总线（8根） AB16 ： PD11 AB17 ： PD12 AB18 ： PD13 AB19 ： PE3 （本程序中未用到） AB20 ： PE4 （本程序中未用到） AB21 ： PE5 （本程序中未用到） AB22 ： PE6 （本程序中未用到） AB23 ： PE2 （本程序中未用到） 控制线（3根） WR ： PD5 RD ： PD4 CS0 ： PD7
单片机与FPGA接口通信
08-12
单片机与FPGA之间的接口通信，完整版，非常详细，大家可以参考一下
单片机与FPGA的关系及其在嵌入式系统中的应用
最新发布
m0_46566693的博客
07-06 1288
单片机与FPGA的关系及其在嵌入式系统中的应用
串口、并口；RS232、RS485
roadlord的专栏
12-30 1453
在低速、短距离、无干扰的场合可以采用普通的双绞线，反之，在高速、长线传输时，则必须采用阻抗匹配（一般为120Ω）的RS485专用电缆（STP-120Ω（用于RS485 & CAN）一对18AWG），而在干扰恶劣的环境下还应采用铠装型双绞屏蔽电缆（ASTP-120Ω（用于RS485 & CAN）一对18AWG）。一些设备与PC机连接的RS-232接口，因为不使用对方的传送控制信号，只需三条接口线，即“发送数据”、“接收数据”和“信号地”。RS485无具体的物理形状，根据工程的实际情况而采用的接口。
STM32使用FSMC与FPGA通信
pi的博客
03-17 3128
STM32,FSMC
8080并口总线驱动详解
LeeSincere521的博客
04-11 2884
1 什么是8080并口总线驱动 8080并行接口的发明者是INTEL，该总线也被广泛应用于各类液晶显示器，使得MCU可以快速的访问OLED。 2 ILI9341驱动芯片为例 ILI9341V 支持8080-I和8080-II系列的8-9-16-18-位的并口协议。 8080-I系列： CSX:用于使能或禁能ILI9341V芯片。 RESX：外部复位信号 WRX:并口写 RDX:并口读 D[17:0]:并口数据总线 ILI9341在WRX信号的上升沿锁存输入数据； D/CX：数据命令总线选择信号； D[17:
FPGA——IO操作
nmnmnmnmnnm的博客
08-02 1961
FPGA——IO操作IO作为输出——流水灯IO作为输入——按键控制led IO作为输出——流水灯 目标 ：1s时间间隔实现流水灯 需要的信号：时钟信号，复位信号 说明：要实现流水灯，我们需要计时器、移位寄存器。 首先根据外部50MHz晶振得出每一个振荡周期时间间隔为20ns，要实现1s计时我们需要一个可以计数到 1s/20ns=50,000,000 1s/20ns=50,000,000 1s/20ns=50,000,000 的计数器 换算得二进制10 1111 1010 1111 0000 1000 00
FPGA的工作原理、组成结构、优点以及和单片机的区别
SteveRocket's-Blog
06-22 2004
FPGA (Field Programmable Gate Array，现场可编程门阵列) 是一种高度灵活的可编程电路，它允许电子工程师在硬件上执行任意功能。FPGA 具有比常规芯片更高的可编程性，因此适用于各种应用程序。FPGA内部有大量的可编程逻辑功能块，使用verilog HDL（硬件描述语言）实现设计。 本文将介绍 FPGA 的工作原理、FPGA优点和应用领域，FPGA与单片机有着明显的区别，最后介绍下FPGA与单片机的区别。
参考资料-单片机与fpga串并行通信设计.zip
01-21
2. Parallel Bus通信：在单片机与FPGA之间，可以设计定制的并行总线进行数据交换，根据需要定义数据线的数量和握手信号。 3. Wishbone总线：Wishbone是一种开放源码的系统总线标准，常用于FPGA设计，可以方便地连接...
vhdl.rar_fpga 单片机_fpga 总线
09-24
总之，"vhdl.rar_fpga 单片机_fpga 总线"这个主题涵盖了FPGA与单片机间的总线接口设计，涉及到VHDL编程、通信协议、时序控制等多个方面，对于理解和实现这种复杂系统集成具有重要意义。通过深入学习和实践，我们可以...
基于FPGA和STM32的FSMC通信
01-19
1、FSMC简介：FSMC即灵活的静态存储控制器，FSMC管理1GB空间，拥有4个Bank连接外部存储器，每个Bank有独立的片选信号和独立的时序配置；支持的存储器类型有SRAM、PSRAM、NOR/ONENAND、ROM、LCD接口（支持8080和6800模式）、NANDFlash和16位的PCCard。2、在设计中将FPGA当做SRAM来驱动，使用库函数来实现FSMC的初始化配置代码如下：//初始化外部SRAMvoid FSMC_SRAM_Init(void){        FSMC_NORSRAMInitTypeDef  FSMC_NORSRAMInitStructure; //定义F
STM32单片机FPGA毕设电路原理论文报告单片机与fpga串并行通信设计
03-10
2. **专用接口**：如果FPGA集成了专用的高速并行接口（如LVDS、PCIe等），则可以通过STM32的外设（如DMA控制器）来实现高速的数据交换。 - **配置步骤**： 1. 使能外设时钟。 2. 配置外设参数，如DMA传输方向、...
基于FPGA的ARM并行总线设计与仿真分析
08-31
本文基于FPGA的ARM并行总线设计与仿真分析，探讨了如何构建这种高速数据传输路径。以ARM处理器LPC2478和FPGA器件EP2C20Q240为例，设计了一条32位宽的数据总线，并在FPGA内部集成了一块1024x32bits的SRAM高速存储缓冲...
STM32单片机FPGA毕设电路原理论文报告基于can总线的单片机与计算机远程通信
03-13
### STM32单片机与FPGA在毕业设计中的应用：基于CAN总线的远程通信系统 #### 一、引言 随着微电子技术的飞速发展，嵌入式系统在工业控制、智能家居、物联网等领域得到了广泛应用。其中，单片机作为核心控制单元之...
Verilog——双向IO口的FPGA实现
family5love的专栏
03-31 5784
双向IO口的FPGA实现双向IO口的Verilog试验主要功能模块代码仿真代码仿真结果 双向IO口的Verilog试验 主要功能 主模块定义如下： module stg # ( parameter WIDTH = 7 ) ( input clk , input ...
深入理解FPGA和STM32之间的FSMC通信
热门推荐
m0_37633745的博客
01-06 2万+
1、FSMC简介：FSMC即灵活的静态存储控制器，FSMC管理1GB空间，拥有4个Bank连接外部存储器，每个Bank有独立的片选信号和独立的时序配置；支持的存储器类型有SRAM、PSRAM、NOR/ONENAND、ROM、LCD接口（支持8080和6800模式）、NANDFlash和16位的PCCard。 2、在设计中将FPGA当做SRAM来驱动，使用库函数来实现FSMC的初始化配置代码如下：
FPGA零基础学习：IIC协议驱动设计
ONEFPGA的博客
06-28 1139
IIC 即 Inter-Integrated Circuit（集成电路总线），这种总线类型是由飞利浦半导体公司在八十年代初设计出来的一种简单、双向、二线制、同步串行总线，主要是用来连接整体电路（ICS） ，IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实时数据传输的控制源。这种方式简化了信号传输总线接口。 I²C 总线是一种串行数据总线，只有二根信号线，一根是双向的数据线 SDA，另一根是时钟线 SCL，两条线可以挂多个设备。 IIC 设备（绝大多数）里有个固化
FPGA的IO选择——最短路径原则
Frankenstien_的博客
04-23 1611
前段时间在教科书上了解到一个说法：为了提高设计的时序性能，优秀的布局设计应该要考虑高速多位宽信号（估计是指600MT/s以上）传输IO口的选择应该尽量选择位于芯片两侧的IO口，而对速度、时序要求没那么高的控制信号（如AD/DA、DDS、PWM、普通SPI、开关控制等）则尽可能选择位于上下部的IO口。这是因为在FPGA内BRAM和DSP乘加器都是自上而下呈条带状分布的，在水平方向上进行数据的传输和处...
gd32f107以太网通信异常
01-11
如果您的gd32f107以太网通信异常，首先需要检查硬件连接是否正确，包括以太网模块的接线和电源是否正常。其次，需要检查软件设置是否正确，包括以太网协议栈的配置和参数是否正确，以及网络初始化是否成功。同时，还要检查网络环境是否稳定，包括网络线路是否正常、网络设备是否正常工作等方面。 如果以上方面都没有问题，可能是因为网络通信协议不兼容或者网络通信错误导致的异常。可以通过协议分析工具来捕获网络数据包，以确认通信是否正常。另外，也可以通过日志记录以太网通信过程中的错误信息，来定位问题所在。 在排查问题的过程中，可以查阅GD32F107的相关资料和技术文档，寻求厂商的技术支持，或者向社区论坛寻求帮助。同时，可以尝试使用其他网络通信方式来替代以太网通信，以确认问题是否相关于硬件模块或者网络环境。最后，根据具体情况来调整软件设置和硬件连接，以解决GD32F107以太网通信异常的问题。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值