lab03---实现设计__Implementing the Design

博文内容依旧来自南京xilinx暑期培训，相关源码依然在github可查。
我觉得自己三分钟热度，上一篇是8天前，也就是间隔了一个礼拜
最近看了一些刻意练习的书，在学习这条路上，大致分为三个阶段，第一个是认知，大概需要30小时可以入门某一专业，第二个是知识，大概需要300小时可以掌握，第三个是技能，大概需要1000小时成为该专业专家。
希望自己坚持学习FPGA，半年不动摇吧

目标 Objectives

• 实现设计Implement¹

• 生成不同的报告并分析结果
• 运行静态时序分析STA
• 生成比特流在硬件上验证功能

步骤 Steps

• 使用lab2的工程，将其另存为lab3
• 创建新的综合synth_2,生成时序报告分析设计Sythesis
• 改变设计约束，将虚拟时钟周期改为8ns，重新综合设计并分析结果
• 实现设计Implement
• 生成bitstream
• 验证功能性

代码 Codes

步骤及相关源码：https://github.com/louisliuwei/FPGA-Design-