lab01---超简单程序走通vivado设计流程__Vivado Desgin Flow

七月时候去了南京参加xilinx暑期学校，认识了很多可爱的伙伴，真诚不掺假的交流令我产生一种想法：技术的提升除了实践也要积极输出。
接下来会不定时按照暑期学校的‘课程与实验安排’更新尽量详细的实验流程，具体操作在每次实验的.md文档中，不再赘述。

目标objectives

• 创建vivado工程，所使用板子型号为PYNQ-Z2
• 使用XDC文件约束管脚¹

• 使用vivado simulator 仿真设计
• 综合与实现
• 使用生成的bitstream下板验证

步骤steps

• 创建工程
• 添加写好的.v设计文件
• 选定板子型号
• 添加写好的.xdc约束文件²
• 在schematic里面查看RTL分析
• 添加写好的.v测试文件
• 使用vivado simulator 进行仿真
• 看波形图验证逻辑是否正确
• 综合设计synthesize
• 实现设计implement
• 生成比特流bitstream上板验证
  详细步骤链接：https://github.com/louisliuwei/FPGA-Design-F