FPGA-小梅哥时序分析

小梅哥 FPGA时序分析和约束实例演练(1)
 FPGA现场可编程门阵列
FPGA组成三要素：
 可编程逻辑功能块
 片内互联线
 输入输出块
 可编程逻辑功能块：
 实现用户功能的基本单元，多个逻辑功能块通常规则地排列成一个阵列结构，分布于整个芯片。
一个可编程逻辑功能块基本组成包括：
 查找表
 D触发器
 进位链
可编程输入输出块
 可编程输入输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元的阵列四周，可编程输入输出块的功能和性能从一定程度上也决定了该器件的市场定位。
一个可编程输入输出基本单元包括：
 输出寄存器
 输入寄存器
 输出使能寄存器
 输入延迟链
 输出延迟链
 上拉电阻
可编程内部互联资源：
 可编程内部互联资源包括各种长度的连线线段和一些可编程连接开关，他们将各个可编程逻辑块或输入/输出块连接起来，构成特定功能的电路，用户可以通过编程决定每个单元的功能以及它们的互连关系。从而实现所需的逻辑功能。
 Altera FPGA采用行、列、局部快速通道
 局部快速通道0.5ns
 行快速通道4.2ns
 列快速通道2.5ns
 FPGA可编原理与PLD的主要区别编程原理：
 PLD：修改具有固定内联电路的逻辑功能来进行编程。
 FPGA：修改一或多根内连线的布线，更适合实现多级的逻辑功能。
按编程的方式和逻辑功能的类型主要有三种：
 SRAM-查找表类型
 反熔丝的多路开关类型FPGA器件
 基于FLash的FPGA
基于查找表的结构模块
 一个N输入查找表（LUT）可以实现N个输入变量的任何逻辑功能，如N输入“与”，N输入“异或”等。
输入多个N个的函数、方程必须分开用几个查找表（LUT）实现。

可编程IO功能
 能兼容TTL和CMOS多种接口和电压标准
 可配置为输入、输出、双向、三态、双速率等形式
 能提供适当的驱动电流
 降低功耗、防止过冲和减小电源噪声
 支持多种接口电压
FPGA可选扩展资源
 一般在FPGA中还可能包含一下可选资源：
 存储器资源（块RAM、分布式RAM）
 数字时钟管理单元（分频/倍频、数字延迟、时钟锁定）
 算数运算单元（高速硬件乘法器、乘加器）
 高速串行I/O接口
 特殊功能模块（PCIE\DDR等硬IP核）
微处理器（Cortex-M3、Cortex-A9、Cortex-A53)
这节课主要学习了
 1、基本FPGA的结构包括
 2、可编程功能块的结构
 3、LUT实现各种组合逻辑的原理
 4、可编程IO块的结构

下一篇：小梅哥时序约束