小梅哥Xilinx FPGA学习笔记11—串口接收逻辑的Verilog设计与验证

于 2024-07-17 16:14:39 发布
阅读量423 收藏 7
点赞数 19
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hbt233/article/details/140469143
版权

前言

此FPGA系列文章内容均基于b站小梅哥2020年发布的系列课程【零基础轻松学习FPGA】小梅哥Xilinx FPGA基础入门到项目应用培训教程_哔哩哔哩_bilibili

其中串口部分内容参考2023年新课程

小梅哥2023全新ZYNQ FPGA Verilog数字逻辑设计与验证--0基础手把手学FPGA系列--小梅哥Xilinx ZYNQ_哔哩哔哩_bilibili

截至此篇笔记发布时，小梅哥csdn主页的笔记只同步到了第10节串口通信发送逻辑，而无后续记录。本人为了在FPGA学习过程中能够留下些痕迹，方便回顾巩固，也是为各位FPGA学习者提供一份参照，故编写此系列文章。以下内容均为个人总结，如有不正确之处欢迎各位评论指正，共同学习。

设计要点

1.模块化设计：先设计一个通用uart接收模块，再在上层模块中将其例化，

2.采样点问题：与uart发送数据相同，用一个分频计数器对每一位数据进行计数。而由于上升沿、下降沿均占有一定时间，故应在每一位数据的计数中点取出数据，保证数据传输的准确性。

3.检测起始位下降沿：如何检测串口接收数据起始位的下降沿，以使得分频计数器开始计数？

下降沿：高电平 → 低电平

上升沿：低电平 → 高电平

FPGA中有专门的逻辑电路可以实现：

4.如何设计使能信号：

①下降沿检测电路检测到起始位下降沿时使能，En=1。10位数据全部接受完成后结束使能En=0

②毛刺干扰信号情况：在采样起始时刻，若中点采样结果为高电平，说明之前检测到的下降沿只是个毛刺，为干扰信号，应当不使能，En=0;

5.位计数器逻辑

6.位接收逻辑：

7.数据接收完成后，产生一个结束标志信号

8.亚稳态：在常规的下降沿检测电路中用D触发器实现，而输入信号D端的uart_rx是外部输入，不受时钟控制，有可能输uart_rx的时刻恰好很接近时钟上升沿或与之重合，这就会导致D触发器无法准确判断当前uart_rx的值，逻辑判断出现问题，工作不稳定。因此在下降沿检测电路的D触发器前，应当再加上两个D触发器，进行同步（打拍），就能够将该信号同步到D触发器的时钟域。

（亚稳态及其解决方法在后续课程会详细介绍）

uart_rx接收模块代码实现

设计文件

`timescale 1ns / 1ps

    module uart_byte_rx(
    Clk,
    Reset_n,
    uart_rx,
    Data,
    Rx_Done
        );
        
    input Clk;
    input Reset_n;
    input  uart_rx;
    output reg [7:0]Data;
    output reg Rx_Done;
    
    reg [29:0]baud_div_count;
    reg [3:0]bit_cnt;
    reg En;
    wire w_Rx_Done;
    reg r_uart_rx;//D触发器
    wire nedge_uart_rx; 
    reg dff0_uart_rx , dff1_uart_rx;
    
    reg [7:0]r_Data; //八位寄存器，用于临时寄存8位uart_data，待8位数据全部接收完毕后，再从该寄存器中一起输出
    
    parameter BAUD = 9600;
    parameter CLOCK_FREQ = 50_000_000;
    parameter MCNT_BAUD = CLOCK_FREQ / BAUD - 1;
    
     //波特分频计数器
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
    baud_div_count <= 0;
    else if(En)begin   //使能端有效
        if(baud_div_count ==  MCNT_BAUD)
            baud_div_count <= 0;
        else
            baud_div_count <= baud_div_count + 1'd1;
    end
    else     //使能端无效
         baud_div_count <= 0;
         
    //下降沿检测逻辑 
      always@(posedge Clk)     
         dff0_uart_rx <=  uart_rx;
        
      always@(posedge Clk)   
         dff1_uart_rx <=  dff0_uart_rx;
        
     always@(posedge Clk)      
        r_uart_rx <=  dff1_uart_rx;

    assign nedge_uart_rx = (dff1_uart_rx == 0) && (r_uart_rx == 1);        
     
  //使能信号逻辑     注意：毛刺干扰也不能计数
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        En <= 0;
    else if(nedge_uart_rx)
        En <= 1;
    else if((bit_cnt == 9)&&(baud_div_count ==  MCNT_BAUD)) //10位数据接收完成
        En <= 0;
    else if((bit_cnt == 0)&&(baud_div_count ==  MCNT_BAUD/2)&&(dff1_uart_rx == 1)) //起始时有毛刺   
        En <= 0;    
         

  //位计数器  
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        bit_cnt <= 0;
    else if(baud_div_count == MCNT_BAUD)begin
        if(bit_cnt == 9)
            bit_cnt <= 0;
    else
        bit_cnt <= bit_cnt + 1'd1;
    end
    

    //接收完毕停止计数
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
    En <= 0;
    else if(((bit_cnt == 9)&&(baud_div_count == MCNT_BAUD)))
    En <= 1;
    
    //数据位接收逻辑（串转并）
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        Data <= 8'd0;
    else if(baud_div_count == MCNT_BAUD/2)begin  //中点处采样
        case(bit_cnt)
            1:r_Data[0] <= dff1_uart_rx;
            2:r_Data[1] <= dff1_uart_rx; 
            3:r_Data[2] <= dff1_uart_rx;
            4:r_Data[3] <= dff1_uart_rx;
            5:r_Data[4] <= dff1_uart_rx;
            6:r_Data[5] <= dff1_uart_rx;
            7:r_Data[6] <= dff1_uart_rx;
            8:r_Data[7] <= dff1_uart_rx;
            default:r_Data <= r_Data;
    endcase  
   end
     
     // 接收完成标志信号
     assign w_Rx_Done = (bit_cnt == 9)&&(baud_div_count == MCNT_BAUD);
     
     always@(posedge Clk)
     Rx_Done <= w_Rx_Done; 
    
     always@(posedge Clk)
        if(w_Rx_Done) 
            Data <= r_Data;
     
endmodule

仿真文件

需要模拟产生串行uart_rx信号发送进入的过程，让接收模块进行接收。

`timescale 1ns / 1ps


module uart_byte_rx_tb( );
    
    reg Clk;
    reg Reset_n;
    reg uart_rx;
    wire Rx_Done;
    wire [7:0]Data;
    
    uart_byte_rx uart_byte_rx(
        .Clk(Clk),
        .Reset_n(Reset_n),
        .uart_rx(uart_rx),
        .Data(Data),
        .Rx_Done(Rx_Done)
            );
            
    initial Clk = 1;
    always #10 Clk = ~Clk;
    
    initial begin
    Reset_n = 0;
    uart_rx = 1;
    #201;
    Reset_n = 1;
    #200;
    uart_rx = 0; #(5208*20); //起始位  //5208是波特分频计数器计数一轮的次数 
    uart_rx = 1; #(5208*20) //发送8'b0101_0101(注意右边是低位) bit0
    uart_rx = 0; #(5208*20) //bit1
    uart_rx = 1; #(5208*20)//bit2
    uart_rx = 0; #(5208*20)//bit3
    uart_rx = 1; #(5208*20)//bit4
    uart_rx = 0; #(5208*20)//bit5
    uart_rx = 1; #(5208*20)//bit6
    uart_rx = 0; #(5208*20)//bit7
    uart_rx = 1; #(5208*20)//停止位
    #(5208*20*10);
    
    uart_rx = 0; #(5208*20); //起始位 
    uart_rx = 0; #(5208*20) //发送8'b1010_1010
    uart_rx = 1; #(5208*20) 
    uart_rx = 0; #(5208*20)
    uart_rx = 1; #(5208*20)
    uart_rx = 0; #(5208*20)
    uart_rx = 1; #(5208*20)
    uart_rx = 0; #(5208*20)
    uart_rx = 1; #(5208*20)
    uart_rx = 1; #(5208*20)//停止位
     #(5208*20*10);
    
    uart_rx = 0; #(5208*20); //起始位 
    uart_rx = 0; #(5208*20) //发送8'b1111_0000
    uart_rx = 0; #(5208*20)
    uart_rx = 0; #(5208*20)
    uart_rx = 0; #(5208*20)
    uart_rx = 1; #(5208*20)
    uart_rx = 1; #(5208*20)
    uart_rx = 1; #(5208*20)
    uart_rx = 1; #(5208*20)
    uart_rx = 1; #(5208*20)//停止位
    #(5208*20*10);
    
    uart_rx = 0; #(5208*20); //起始位 
    uart_rx = 1; #(5208*20) //发送8'b0000_1111
    uart_rx = 1; #(5208*20) 
    uart_rx = 1; #(5208*20)
    uart_rx = 1; #(5208*20)
    uart_rx = 0; #(5208*20)
    uart_rx = 0; #(5208*20)
    uart_rx = 0; #(5208*20)
    uart_rx = 0; #(5208*20)
    uart_rx = 1; #(5208*20)//停止位
    #(5208*20*10);
    $stop;
    
    end
    endmodule

仿真波形

任务实现（例化）

`timescale 1ns / 1ps

module uart_byte_rx_test(
    Clk,
    Reset_n,
    uart_rx,
    Data,
    Rx_Done,
    Led
    );
    
    input Clk;
    input Reset_n;
    input  uart_rx;
    output reg [7:0]Data;
    output reg Rx_Done;  
    output reg Led;
    
    uart_byte_rx_test uart_byte_rx(
        .Clk(Clk),
        .Reset_n(Reset_n),
        .uart_rx(uart_rx),
        .Data(Data),
        .Rx_Done(Rx_Done)
    );
    
    //波特率重定义
    defparam uart_bytr_rx.BAUD = 115200; 
    
    //LED 翻转逻辑
    always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            Led <= 0;
        else if(Rx_Done)
            Led <= ~Led;
            
endmodule

hbt233
关注
  • 19
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
小梅哥FPGA自学笔记书本源码
03-06
《小梅哥FPGA自学笔记书本源码》是一份专为Verilog初学者设计的学习资源，由知名教育者“小梅哥”精心编写。这份资料以源码的形式呈现，包含多个章节，让学习者能够深入理解并实践Verilog语言的基础和高级特性。 ...
xapp585 lvds verilog/vhdl 源码
12-28
Xilinx是一家知名的FPGA制造商，其提供的XAPP585是一款LVDS接口相关的应用笔记，旨在帮助开发者理解和实现LVDS功能在FPGA中的设计。 在XAPP585中，你会学习到如何使用Verilog或VHDL语言编写LVDS接口的源代码。这两...
小梅哥Xilinx FPGA学习笔记10——串口通信发送
weixin_42454243的博客
04-13 8366
串口通信发送的verilog及调试前言一、pandas是什么？二、使用步骤1.引入库2.读入数据 前言 UART 是一种协议 串口全部都是使用的二进制，所以波特率就是比特率 典型的波特率有 300, 1200, 2400, 9600, 19200, 115200 等 1s=1*109ns；109ns / 115200 =8,680.555…… 并转串 baud set 波特率设置，支持7种，baud set 为3位 波特率为115200，对应时间8680ns最小时间单元：8680ns/2
FPGA学习笔记-1 FPGA原理与开发流程
热门推荐
虎慕的博客
04-07 2万+
简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。
黑金Xilinx FPGA学习笔记（一）verilogHDL扫盲文-（1）
su1041168096的博客
08-02 8323
verilog简介 HDL 顾名思义Hardware Description Languag verilog HDL 语言的语法和格式都比较随便，它没有 VDL HDL 语言那么严谨，因此受到了广泛的应用。 0.3RTL级和组合逻辑级 笔者的眼中 Verilog HDL 语言建立的硬件模块可以 分为有时钟源和无时钟源。有时钟源的意思是需要时钟信号作为操作最基本消耗单位， 硬件模块才能执行...
《FPGA至简设计原理与应用》学习笔记1 —— FPGA基础
inv1796915552的博客
03-10 3044
本文是《FPGA至简设计原理与应用》课程的学习笔记。主题是：FPGA基础。主要内容有：FPGA简介、FPGA开发流程、硬件描述语言Verilog和FPGA开发平台介绍。
xapp928.rar_VHDL/FPGA/Verilog_VHDL_
08-11
标题中的"xapp928.rar"可能是指Xilinx的应用笔记（XAPP）编号928，这通常是一份详述特定设计或技术实现的文档。"VHDL/FPGA/Verilog"标签揭示了这份资源与硬件描述语言（VHDL和Verilog）以及现场可编程门阵列（FPGA）...
基于verilog的数字时钟系统开发,输出小时,分,秒,含testbench测试文件
05-07
在电子设计自动化（EDA）领域，Verilog是一种广泛使用的硬件描述语言（HDL），用于设计、验证和实现数字系统的逻辑。本项目聚焦于使用Verilog开发一个数字时钟系统，该系统能显示小时、分钟和秒钟，且包含了test...
zynq7010的学习笔记
12-19
【ZYNQ7010学习笔记】 ZYNQ7010是一款基于ARM处理器的系统级芯片（SoC），由Xilinx公司生产，属于全可编程芯片系列。这款芯片结合了可编程逻辑（PL）和处理系统（PS），使得硬件和软件的协同设计成为可能。在PL部分...
PCIe总线的序
q774318039a的博客
07-12 599
假设A和B都给对方连续发送NP报文导致对端NP buffer满了，只有本地cpl发送出去了，本地np buffer里的NP才会减一，buffer才会空一点，对面的NP才能再发送一个过来。完成报文不能穿越写。如果完成报文能穿越写，就可能先读到flag为1，但此时写数据还未更新，软件取数据就出错了。生产者写了一笔数据到内存，又写了1个flag=1到另一个内存地址，若后一个写穿越了前一个写，软件轮询到flag后可能前一个写还未到达，软件就会取到未更新的数据。完成报文和完成报文之间没有序的要求，可以相互穿越返回。
基于XC7VX690T FPGA+ZU15EG SOC的6U VPX总线实时信号处理平台（支持4路光纤）
YEYUANGEN的专栏
07-13 753
基于6U VPX总线架构的通用实时信号处理平台，该平台采用一片Xilinx的高性能Virtex系列FPGA（XC7VX690T-2FFG1927I）作为预处理单元，外挂2个FMC+扩展接口，来完成数据采集、数据回放以及实时信号处理算法。采用一片带有ARM内核的高性能嵌入式处理器ZYNQ UltraScale系列ZU15EG作为主处理器来实现通讯、管理等功能。该平台的预处理器XC7VX690T外挂两组64位DDR3 SDRAM，来实现超大容量数据缓存，数据缓存带宽可以达到1600MHz。
FPGA CFGBVS 管脚接法
Hello-FPGA
07-16 103
原理图 CFGBVS 接地肯定是不对的，必须拉高到3.3V，还好留了1个0欧姆电阻在这里 还可以飞线补救一下。
32.同步FIFO-IP核的调用
2301_80417284的博客
07-12 700
同步FIFO-IP核的调用
FPGA之术语
starmier的博客
07-09 944
JTAG是联合测试行动组的缩写，是一种标准的测试接口，用于对电子设备进行测试和编程。差分信号可以减少电磁干扰（EMI）和信号退化，因为它们通过测量两个信号之间的电压差来确定信号状态，而不是每个信号的绝对电压。信号类型: sys_clk_p/n作为系统时钟信号，使用差分信号可以提供更准确的同步，而rst_n作为复位信号，可能不需要高速传输，因此使用LVCMOS33标准可能足够。DIFF_SSTL12和LVCMOS33是两种不同的电气接口标准，它们定义了信号的电压水平和特性，通常用于高速数字电路的信号传输。
FPGA实训报告DAY 1(Verilog HDL)
CWPIN21的博客
07-11 799
通过实习，对 FPGA 和 Verilog 有了初步的了解和认识。在学习 FPGA 简介的过程中，明白了 FPGA 的灵活性和可重构性为数字电路设计带来了极大的便利，能够满足不同应用场景的需求。同时，也感受到了 FPGA 技术在现代电子系统中的重要地位和广阔的发展前景。在学习 Verilog 基础语法知识时，掌握了 Verilog 语言的基本结构和语法规则，能够编写简单的逻辑电路代码。
打包一个自己的Vivado IP核
最新发布
zhou8400的专栏
07-16 810
模块复用是逻辑设计人员必须掌握的一个基本功，通过将成熟模块打包成IP核，可实现重复利用，避免重复造轮子，大幅提高我们的开发效率。接下来将之前设计的串口接收模块和串口发送模块打包成IP核，再分别调用这两个IP核，构成串口接收--发送循回，依次验证IP核打包及调用是否成功。串口（UART）的FPGA实现Vivado版本：Vivado 2019.2开发板：xc7a35tfgg484-2。
基于复旦微JFMQL100TAI的全国产化FPGA+AI人工智能异构计算平台，兼容XC7Z045-2FFG900I
YEYUANGEN的专栏
07-13 400
基于上海复旦微电子FMQL45T900的全国产化ARM核心板。该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台，方便用户进行产品开发。核心板上分布了DDR3 SDRAM、EMMC、SPI FLASH、以太网PHY芯片等。通过两个板对板连接器FMC实现PL端IO的扩展。
33.异步FIFO IP核的配置、调用与仿真
2301_80417284的博客
07-13 337
异步FIFO IP核的配置、调用与仿真
小梅哥Xilinx FPGA学习笔记
08-24
小梅哥在学习Xilinx FPGA期间进行了积极的探索，特别是对Cyclone V SOC的开发流程进行了学习。从裸机到基于Linux嵌入式系统，小梅哥实现了FPGA和ARM Cortex-A9 CPU之间的双向控制和数据传输。 在代码编写方面，小梅哥设计了一个名为mux2的模块，用于实现二选一多路器。模块包含了输入和输出端口，并通过assign语句实现了信号的赋值。 在激励文件中，小梅哥使用reg和wire定义了输入和输出信号，并通过mux2模块进行了实例化。然后，通过initial块生成了一系列的激励信号，对模块进行仿真。 总结来说，小梅哥在Xilinx FPGA学习笔记中记录了自己对Cyclone V SOC的学习、代码编写和激励文件的使用。这些学习内容对于理解FPGA开发流程以及实现特定功能非常有帮助。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [FPGA自学笔记——设计与验证VIP版.pdf](https://download.csdn.net/download/qq_30307853/11656682)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [小梅哥Xilinx FPGA学习笔记1——二选一多路器](https://blog.csdn.net/weixin_42454243/article/details/122026484)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值