用PADS logic画的原理图,如何用allegro来设计? 我们很多时候遇到pads的原理图 但是要用allegro设计
这里就涉及到一个网表转换的问题,用allegro设计好封装,还需要有支持allegro的网表才能导入。而PADS直接生成的网表是不能够直接导入到allegro的。这里就分享下如何将PADS的软件导入到allegro中,顺便整理下后续有类似问题可供参考。
第一步:用PADS LOGIC绘制的原理图,需要首先产生asc码文件。选择tools---layout netlist 如下图
第二步:需要用到网表转换软件将生成的asc码进行转化。如下图
第三步:打开新生成的网表文件,进行下修改。这里可以用ULTRAEDIT软件进行批量修改,修改的格式可以先打开orcad产生网表的格式,然后对应修改即可。这里一般就是在封装名前面加感叹号,可以用TAB健一次性弄很多空格,然后用感叹号替换空格。注意这里的感叹号需要在英文格式下输入。
第四步:allegro的库文件一定都不能缺少,指向库路径后直接导入这个编辑了后的网表即可。
导入进去后若有error 注意看error的原因 分析完直到导入成功即可