verilog语法

逻辑运算符：&&、||、！

位运算符   ：&、|、^、~、~^（同或）

1、两个不同长度的数据进行位运算，自动将两者右对齐，位数较少的数据，高位用0填满。

2、关系运算符优先级大于逻辑运算符&&、||

3、|是按位或：将 a 的每个位与 b 相同的位进行相或（单个）

      ||是逻辑或：a 或上 b，如果a或者b有一个为1，a||b结果为1,不做要求输出为1位.

wire out;
out=3'b101||0;
out=1'b1;

wire [2:0]out;
out=3'b101||0;
out=3'b001;

4、>>位数不变补0

      <<位数增加，补零