CPU

最新推荐文章于 2024-07-31 23:12:32 发布

yilyil

最新推荐文章于 2024-07-31 23:12:32 发布

阅读量1.2k

点赞数 2

分类专栏： # 计算机组成文章标签： CPU 定点运算

本文链接：https://blog.csdn.net/qq_42146775/article/details/97019656

版权

计算机组成专栏收录该内容

16 篇文章 3 订阅

订阅专栏

CPU

CPU
一丶ALU
二丶CU

CPU

在这里插入图片描述
CPU实质包括运算器和控制器两大部分
根据上图可以知道，CPU的功能需求决定了它的结构

取指令：需要一个寄存器存放当前指令的地址
分析指令：需要存放当前指令的寄存器，对指令操作码进行译码的部件
执行命令：需要有一个能发出各种操作命令序列的控制部件CU
完成算术运算和逻辑运算：需要有存放操作数的寄存器和实现算逻运算的部件ALU
为了处理异常和特殊请求：需要中断系统

可见，CPU由上面四大部分组成（ALU,CU，寄存器，中断系统），如图二（CPU与系统总线），将图二细化，又可以得到图三（CPU与内部总线）

一丶ALU

针对每一种算术运算，都必须一个相应的基本硬件配置，其核心部件是加法器和寄存器。完成需要的逻辑运算时，也需要相应的逻辑电路，这些算术运算的电路（定点运算，浮点运算）和逻辑运算的电路配置被集成在ALU，下面主要讲加法器

一丶ALU电路

三个输入： A _i,B _i表示两个输入数据， Ki控制本次运算类型
一个输出： F _i结果

注：组合逻辑电路，没有记忆的，为了能够保存，A_i,B_i, F_i需要连接寄存器

二丶并行加法器

n+1个全加器(Full Adder)组成，两个n+1位数以并行的方式完成运算
三个输入： A _i，B _i（ALU电路的A _i，B _i一样的）两个数的响应位，C _i来自低位的进位，
两个输出： S _i相应位输出结果，C _i-1向高位的进位

Si的产生

指出某一位输出结果是1还是0（三位为1或者只有一位是1，其他均为0，Si就是1）
参与的A _i，B _i，C _i-1，这里的Ci-1是由低位产生的进位，只有低位进位产生，结果才能产生，所以需要提高Ci-1生成的速度，就能提高加法器的速度

C _i的生成

3个输入为1或者2个为1且1个为0 产生1

影响加法器速度的瓶颈就是加法器中进位链

进位链（传送进位的电路）

① 串行进位链

串行进位链是指并行加法器中的进位信号采用串行传递，上面的所示的并行加法器就是典型的串行进位（下面公式德摩根律，图由右往左看）
在这里插入图片描述

② 并行进位链

并行进位链是指并行加法器中的进位信号是同时产生（又称先行进位、跳跃进位），理想的并行进位器是n位全加器的n为同时产生

在这里插入图片描述
但这样随着n越大，电路越复杂，实现越困难，所以为了降低复杂度，并行进位链不是很理想的，它引入了串行进位链的一些想法。通常有单冲分组和双重分组

单重分组跳跃进位

在这里插入图片描述

双重分组跳跃进位

在这里插入图片描述

图中共分两大组，每个大组内包含四个小组，第一大组 C₃₁，C₂₇ ，C₂₃，C₁₉是同时产生的，第一大组 C₁₅，C₁₁ ，C₇，C₃也是同时产生的，第一大组和第二大组的进位C₁₅采用串行进位方式，各小组的最高进位是同时产生的，小组内的其他进位也是同时形成（小组内的其他进位和最高进位不是同时产生）

二丶CU

在这里插入图片描述

指令的操作码是决定CU发出不同的控制信号的关键，为了简化控制单元的逻辑，将存放在IR的n位操作码经过一个译码电路产生2ⁿ个输出,这样，每对一种操作码便有一个输出送至CU（若指令的操作码长度可变，指令译码线路将更复杂）
CU的时钟输入实际是一个脉冲序列，其频率即为机器的主频，它使CU能按一定的节拍（T）发出各种控制信号。节拍的节拍的宽度应满足数据信息通过数据总线从源到目的地的所需时间，以时钟为计数脉冲，通过一个计数器，又称节拍发生器，便可产生一个与时钟周期等宽的节拍序列。如果将指令译码和节拍发生器从CU中分离出来，便可以简化控制单元框图,也就是上面的图b

标志：指令正确执行必须有的，比如跳转上一条指令运行结果的标志，就是本条指令是否发生跳转的依据

CPU外部控制信号：系统总线信号可以控制CU
CPU内部控制信号：到系统总线控制信号（内部和外部信号）和CPU内部部件控制信号
一个时钟脉冲：发一个操作命令或一组同时执行的操作命令