FPGA（一）---二选一多路器及quartus基本操作

一、FPGA开发流程

二、创建模块

打开Quartus --》create new project --》new file，选择Verilog HDL file–》写模块

模块一：

module led_test(a,b,key_in,led_out);

input a;  //输入端口
input b;
input key_in;

output led_out;  //输出端口

//当key_in ==0, led_out = a
assign led_out = (key_in == 0)? a : b;//assign是赋值
endmodule

模块二：

`timescale 1ns/1ps  //一撇是键盘左上角那个
                    //时间单位和仿真精度