![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA基础知识
文章平均质量分 80
小火子Velsuked
立志分享数字IC设计的经验
展开
-
深入理解复位---同步复位,异步复位,异步复位同步释放(含多时钟域)
目录前言同步复位异步复位异步复位同步释放多时钟域下异步复位同步释放总结Reference前言电路的任何一个寄存器、存储器结构和其他时序单元都必须附加复位逻辑电路,以保证电路能够从错误状态中恢复、可靠地工作。对于综合实现的真实电路,通过复位使电路进入初始状态或者其他预知状态。复位在数字IC设计中是不可缺少的一部分,故一定要清楚掌握深入理解复位的作用。同步复位先看一个简单的同步复位的D触发器,Verilog代码如下:module Sync_rst ( input cl原创 2021-12-22 15:43:01 · 24497 阅读 · 8 评论 -
Verilog实现---时钟信号的90°相移
Verilog实现---时钟信号的90°相移原创 2021-12-09 20:55:30 · 7016 阅读 · 6 评论 -
如何新建Quartus工程(详细)
如何新建Quartus工程(详细)新建工程新建代码文件新建工程第一步新建代码文件原创 2021-03-28 15:11:43 · 9916 阅读 · 0 评论