![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字IC
文章平均质量分 83
小火子Velsuked
立志分享数字IC设计的经验
展开
-
simics虚拟机+solaris 9 sparc系统运行memory compiler(非常详细)
solaris9;simics原创 2022-10-14 09:29:34 · 3097 阅读 · 4 评论 -
深入理解复位---同步复位,异步复位,异步复位同步释放(含多时钟域)
目录前言同步复位异步复位异步复位同步释放多时钟域下异步复位同步释放总结Reference前言电路的任何一个寄存器、存储器结构和其他时序单元都必须附加复位逻辑电路,以保证电路能够从错误状态中恢复、可靠地工作。对于综合实现的真实电路,通过复位使电路进入初始状态或者其他预知状态。复位在数字IC设计中是不可缺少的一部分,故一定要清楚掌握深入理解复位的作用。同步复位先看一个简单的同步复位的D触发器,Verilog代码如下:module Sync_rst ( input cl原创 2021-12-22 15:43:01 · 24497 阅读 · 8 评论 -
Verilog实现---IEEE标准的单精度浮点乘法器
目录1.实现目标2.原理说明3.设计说明4.Verilog代码1.实现目标2.原理说明首先要懂得浮点乘法器的工作原理与如何编码运算的过程,这里给出两个参考Blog.浮点加法、减法, 乘法、除法运算: https://blog.csdn.net/xingqingly/article/details/18981671计算机中定点数表示方法——移码: https://blog.csdn.net/Dnesity/article/details/1045316813.设计说明本次设计输入有两个32位单原创 2021-03-30 16:42:52 · 10433 阅读 · 26 评论 -
Verilog实现---时钟信号的90°相移
Verilog实现---时钟信号的90°相移原创 2021-12-09 20:55:30 · 7016 阅读 · 6 评论