新建工程
第一步:打开Quartus软件,我的是Quartus15.0版本,如下图
第二步:点击如下图方框新建工程
第三步:弹出新建工程对话框,点击Next,下一步
第四步:如下图,依次设置工程的存放路径,工程名称,顶层文件名称,如图依次设置好,注意只能英文命名不能使用中文,同时要保持工程名称与顶层实体名称一致,继续Next
第五步:添加设计文件,这一步我们一般不需要添加,后续我们会新建相应的代码文件,这里继续Next
第六步:选择FPGA器件,如图所示,大家通过这个对话框了解这个器件的基本资源,选择自己所需要的FPGA器件
第七步:设置EDA工具,这里我们就设置一下仿真工具,使用默认Modelsim-Altera,实际不建议大家使用Modelsim-Altera,我们会推荐大家在直接使用Modelsim,后者的通用性更强,语言可以选择VHDL、Verilog、System Verilog,这里选择Verilog,继续Next
PS:关于调用modelsim的前置步骤可以参考https://jingyan.baidu.com/article/67662997bd197a54d51b8418.html,或者自行百度
第八步:总结新建工程的基本信息,到这里就完成工程的建立,点击Finish
新建代码文件
第一步:新建verilog源文件,如下图,点击新建文件图标,或者通过菜单栏File—>New打开新建文件向导
第二步:在新建文件向导中,选择Verilog HDL File,点击OK
第三步:然后就可以编写代码,将文件保存,命名为xxx.v与顶层实体名称一致