FPGA
文章平均质量分 68
FPGA
w²大大
这个作者很懒,什么都没留下…
展开
-
python 快速生成Verilog模板工程目录,加速开发效率 (超级好用)
python 快速生成Verilog模板工程目录由于在编写Verilog代码时,需要创建工程加很多子文件,难道一个工程就要进行繁琐的操作么,其实大可不必,为了偷懒写了一个快速生成Verilog模板工程目录的例如:代码如下:import osdir_name = input("请输入主文件夹工程的名字:\n")os.mkdir(dir_name)os.chdir(dir_name) #进入创建主文件夹的工程#创建在主文件夹内创建四个子文件夹,分别是 doc prj rtl tb ip#原创 2021-11-18 00:47:59 · 1395 阅读 · 0 评论 -
如何只通过ModelSim仿真单独写的测试文件
如何只通过ModelSim仿真单独写的测试文件一、编写好的代码如下二、打开ModelSim三、切换到工作目录 File->Change Directory四、然后编译工程五、然后点击仿真六、运行结果:一、编写好的代码如下`timescale 1ns/1nsmodule test_display_tb();reg [3:0] a;reg [3:0] b;reg [3:0] c;initial begin $display("hello"); $display("FPG原创 2021-11-10 18:18:46 · 1496 阅读 · 0 评论 -
SoC FPGA加accsytem加神经网络算子实现: 车牌识别BMP版本
车牌识别BMP版本一、开发工具二、利用HLS编译先关算子1.conv.c2.biasrelu.c3.pooling.c4.full_connection.c编译方式因为都一样(雷同) 所以只拿conv.c 做例子三、accsystem连线五、重新分配地址六、保存并生成HDL代码七、复制soc_system的例化模板八、修改顶层文件九、编译Quartus工程十、利用SOC EDS 生成 soc_system.dtb、soc_system.rbf和hps_0文件十一、执行车牌识别DEMO程序一、开发工具Qu原创 2021-10-20 11:48:50 · 2023 阅读 · 1 评论 -
HLS实验(一):环境搭建和开发流程及环境的测试
安装环境和开发流程一、环境搭建二、开发流程及环境的测试初始化环境i++编译与测试编译为FPGA程序ModelSim仿真三、Example示例**Image_downsample****YUV2RGB**一、环境搭建Quartus prime 18.1作为HLS实验环境搭建的必要软件之一,经验证Quartus Prime 17.1以及18.1版本可支持HLS开发。该软件可在Intel官网上注册后直接下载并按默认选项安装即可。Modelsim Starter Edition 10.5bMode原创 2021-10-08 00:24:00 · 3374 阅读 · 0 评论 -
HLS实验(二) 流水线仿真(排队函数的调用)
流水线仿真(排队函数的调用)一、函数介绍二、流水线仿真三、代码实现没加流水线(没有使用排队函数)使用流水线仿真一、函数介绍①ihc_hls_enqueue(void *retptr, void *funcptr,/*function arguments*/)参数:retptr:返回值funcptr:将要调用的HLS component这个函数对HLS组件的一次调用进行排队。返回值存储在第一个实参中,该实参应该是指向返回类型的指针。在调用ihc_hls_component_run_all()之原创 2021-10-05 16:15:38 · 1687 阅读 · 0 评论 -
HLS实验(三)实现滑动均值滤波运算
实现滑动均值滤波运算一、概念二、代码实现三、指定编译平台①x86-64:②FPGA上(CycloneV)四、从波形分析结果的正确性:一、概念名称:递推平均滤波法(又称滑动平均滤波法)方法:把连续取得的N个采样值看成一个队列,队列的长度固定为N,每次采样到一个新数据放入队尾,并扔掉原来队首的一次数据(先进先出原则),把队列中的N个数据进行算术平均运算,获得新的滤波结果。优点:对周期性干扰有良好的抑制作用,平滑度高;适用于高频振荡的系统。二、代码实现#include "HLS/hls.h"原创 2021-10-05 15:21:17 · 584 阅读 · 0 评论 -
make ARCH与CROSS_COMPILE之间的关系
make +参数 ARCH与CROSS_COMPILE之间的关系ARCHCROSS_COMPILE使用在编译内核的时候,常常会使用一些编译命令,本人编译的linux-socfpga的内核 版本是4.5例如:export CROSS_COMPILE=/home/z/WORK/inside_core/gcc-linaro-arm-linux-gnueabihf-4.8-2014.04_linux/bin/arm-linux-gnueabihf-make ARCH=arm socfpga_defcon原创 2021-08-31 14:08:19 · 826 阅读 · 0 评论 -
通过Python设计串口调试助手,结合FPGA串口工程进行验证
Python设计串口调试助手,结合FPGA串口工程进行验证一、用python设计串口1.串口到FPGA的数据格式是gbk,所以先将汉字编码为gbk编码 (双字节编码)2.将gbk编码转化为字符串格式送到FPGA中3.打开端口4.将数据写到FPGA(用的是uart协议)5.读取FPGA返回的数据,并将数据进行处理成汉字的形式二、打开Quartus,在FPGA上运行uart代码1.顶层文件2.uart_rx接收模块3.uart发送模块三、操作流程(需要FPGA的开发板)先运行uart串口代码,在运行python原创 2021-04-13 19:24:29 · 1349 阅读 · 0 评论