关于FPGA中if else 补全和不补全的笔记

最新推荐文章于 2024-05-16 09:18:17 发布
最新推荐文章于 2024-05-16 09:18:17 发布
阅读量1.2k 收藏 3
点赞数 3
分类专栏： Vivado FPGA 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42712308/article/details/118573830
版权

这是不补全esle的代码
这是不补全else的代码
对应的RTL
在这里插入图片描述
这是补全esle的代码
在这里插入图片描述
对应的RTL
在这里插入图片描述
通过对比得知：因为少一个else，软件检测不到else后的输出是什么样的，所以自动添加了一个锁存器将该输出锁住
相反，我们补全else后，因为我们对输出的状态标明了，所以RTL图中没有刚才的锁存器了
如果我们在更复杂的逻辑中，用到大量的if else语句，那么就会多出很多不必要的锁存器
所以我觉得写逻辑的时候，每一个if 都要对应一个else

刘小奔儿
关注
  • 3
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog学习笔记
LeeConstantine的博客
12-20 424
如果在写代码的时候，不指定相应的完整输出，那么Verilog的编译器会给未指定状态的输出连到锁存器，这是为了“保持输出不变”。语法正确的代码不一定产生合理的电路(组合逻辑+触发器)。通常的原因是:“除了你指定的那些情况之外，会发生什么?”Verilog的答案是:保持输出不变。下面的代码就是补全了else的部分。
关于FPGA中锁存器的生成：if语句和case语句的完整性影响
u014055367的博客
07-05 2063
刚入门FPGA，学习Verilog语言编写代码，总听别人说要规范写代码的习惯，其中一个就是if…else以及case语句，需要些完整，比如if后必须有else,case语句最好有default，不然会产生意想不到的锁存器，一直不明白锁存器是个什么东西，直到看见网上别人的一篇文章猜明白，在此自己重写一遍，以加深自己的印象，正文如下： 数字电路中应避免产生不必要的锁存器 Latch 锁存器（Latch）是数字逻辑电路中很重要的一种基本电路，常见的锁存器包括三个端口：数据输入口、数据输出口、使能端。当使能端为高电
Verilog基础语法——条件语句if-else与case
最新发布
qq_42224089的博客
05-16 1768
在Verilog语法中，常用的条件语句有if-else语句和case语句，用于判断条件是否为真，并执行判断条件后面的表达式。
马克思教我们优化时序之补全if else
weixin_33889245的博客
06-03 210
刚入驻博客园，先搬几篇近期原创的文章。 时序优化中重要的一项就是提高模块的最高工作频率，工作频率由关键路径决定，通常的提高工作频率的步骤是：利用时序分析工具找到关键路径，分析关键路径主要延迟是布线延迟还是逻辑延迟，然后轮番十八般武器，如果是逻辑延迟过大就用逻辑切割，插入D触发器，如果布线延迟太长，则复制触发器，减小负载等等，按部就班后，有时可以明显改善，但很多时候由于设计需求所限不能插入...
【编写 if 时不带 else，可能代码会更好】
u012632105的博客
03-03 342
编写 if 时不带 else，你的代码会更好！ - 知乎
流程控制、条件选择结构、if、if-else、else-if、if嵌套、获取元素的方式
yangyanqin2545的博客
12-15 524
流程控制 顺序结构：按照代码顺序执行 条件选择结构（分支语句）：if-else，switch-case 循环结构：for，while，do-while 其他语句：break，continue 条件选择结构（分支语句） if if会提供条件，如果满足条件就执行对应的代码。语法：if (条件) { 条件成立时的执行 } 如果if条件满足时只有一句代码，可以省略{}，称之为单行if。 // if会提供条件，如果满足条件就执行对应的代码。语法：`if (条件) { 条件成立时的执行 }` // 如果if条件
关于FPGA底层的思考：if-else的逻辑延迟一定比case大吗？
jiang1960034308的博客
10-23 1160
如果case和if-else都是使用一个查找表实现的，那他们的延迟有区别吗？
vivado2019.1开启代码补全和相同代码高亮
rtyrtyuhbszf的博客
12-26 3066
目前刚接触fpga学习，使用的是ALINX 黑金AX7020 开发板，vivado版本是2019.1，因为软件里面没有代码提示，对于使用keil5的我来说十分不方便，因此参考了其他博客，通过更改编译器的方式开始代码补全等功能。 参考链接：https://www.pianshen.com/article/71761138865/ ...
FPGA设计中锁存器产生、避免与消除
qq_42224089的博客
05-04 2604
本文主要讲解锁存器的产生原因、如何避免锁存器的产生以及如何对于特定需求下消除锁存器。
FPGA if else 仿真举例.pdf
09-08
理解if-else语句在FPGA设计中的工作方式至关重要，因为它直接影响到硬件逻辑的生成和系统的功能正确性。在编写Verilog或VHDL等硬件描述语言（HDL）时，需要注意逻辑结构的布局，以确保代码能够按照预期工作。通过...
FPGA中增加SPI和BPI配置模式
01-19
在Xilinx新一代的FPGA中增加了SPI和BPI配置模式，好处是成本低、设计者选择余地大及配置方便等优点。例如，Spartan-3E器件支持多种Vendor(生产商)提供的SPI和BPIFlash产品。对于SPI Flash器件可以通过Xilinx的Cable-...
关于verilog中if与case语句不完整产生锁存器的问题
08-27
在很多地方都能看到，verilog中if与case语句必须完整，即if要加上else,case后要加上default语句，以防止锁存器的发生，接下来就来说说其中原因。
Altera FPGA和CPLD 设计学习笔记
04-27
《Altera FPGA和CPLD 设计学习笔记》是一份深入探讨FPGA（Field-Programmable Gate Array）和CPLD（Complex Programmable Logic Device）设计技术的珍贵资料，适用于电子工程师、计算机科学家以及对硬件开发感兴趣的...
Altera FPGA和CPLD 设计学习笔记.doc
02-10
《Altera FPGA和CPLD 设计学习笔记》是一份宝贵的学习资料，它涵盖了硬件设计的基本原则、Verilog HDL的使用以及FPGA和CPLD的架构与应用。这份笔记的价值在于它提供了实用的设计思想和经验，对于想要在FPGA/CPLD领域...
Vivado使用技巧（1）：HDL编写技巧
一个早起的程序员
02-14 5955
在Vivado中进行HDL代码设计，不仅需要描述数字逻辑电路中的常用功能，还要考虑如何发挥Xilinx器件的架构优势。目前常用的HDL语言有三种。 （1）VHDL语言的优势有： 语法规则更加严格； 在HDL源代码中初始化RAM组件更容易； 支持package； 自定义类型； 枚举类型； 没有reg和wire之间的混淆。 （2）Verilog语言的优势有： 与C语言类似的语法； 代...
FPGA学习笔记(四)——Verilog HDL条件语句与循环语句
WD
10-17 7557
FPGA学习笔记(四)————Verilog HDL条件语句与循环语句 文章目录FPGA学习笔记(四)————Verilog HDL条件语句与循环语句1.if--else语句2.case语句3.forever语句4.repeat语句5.while语句6.for语句7.disable语句 1.if–else语句 其格式与C语言中的if–else语句类似，使用方法有以下3种： //形式1：只有if...
vivado学习第三天 vga
momo1354的博客
08-19 3024
vga的显示有很多标准，如下图所示： 实现800*600*60Hz为例。（800为列数，600为行数，60为刷新频率） 行时序：屏幕对应的行数为 628（a+b+c+d=e 段），其中 600（c 段）为 显示行；每行均有行同步信号（a 段），为 4 个行周期的低电平； 列时序：每个显示行包括 1056 列（a+b+c+d=e 段），其中 800（c 段） 为有效显示区，每一行有一个...
Vivado下的仿真入门
热门推荐
曾立文的博客
11-04 10万+
Vivado 仿真入门
Verilog 不完整if-else和case产生锁存latch
weixin_62355917的博客
03-03 2304
只有组合逻辑（电平触发）电路中的不完整if-else和case才会产生锁存器latch。简单记录一下。
vhdl中if else
06-12
在VHDL中，if-else是一种条件语句，用于根据条件执行不同的操作。 以下是if-else的基本语法： ``` if condition then -- do something if condition is true elsif condition2 then -- do something else if condition2 is true else -- do something if none of the above conditions are true end if; ``` 其中，condition、condition2等是条件表达式，可以是任何产生布尔值（True或False）的表达式。如果条件为True，则执行相应的操作；否则，程序将跳过该操作并继续执行下一个操作或退出if-else结构。 下面是一个简单的示例，演示了如何在VHDL中使用if-else： ``` process(clk) begin if rising_edge(clk) then if rst = '1' then -- reset operation data <= (others => '0'); else -- data processing operation if enable = '1' then data <= data_in + 1; end if; end if; end if; end process; ``` 在这个例子中，如果rst信号为'1'，则执行重置操作，并将data信号的所有位都设置为'0'。否则，如果enable信号为'1'，则执行数据处理操作，并将data_in加1后赋值给data信号。如果rst和enable都为'0'，则跳过if-else结构，继续执行下一个语句。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值