AXI Ordering Model

最新推荐文章于 2024-03-31 11:11:52 发布
最新推荐文章于 2024-03-31 11:11:52 发布
阅读量2.1k 收藏 18
点赞数
分类专栏： Digital IC Design 文章标签： 嵌入式硬件 arm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42856481/article/details/120415367
版权

AXI Ordering Model

AXI支持乱序的事务完成，对于每个transaction来说，包括cmd和data信号，都给了一个ID标签，使用此标签来实现乱序事务完成
具有相同ID标签的transaction需要按照他们被发送的顺序执行并返回
具有不同ID标签的则可以乱序执行并返回
在AXI3中有五个ID标签信号，如下：

  • AWID 此ID通过write address channel传输，是address group signal 的ID标签
  • WID 此ID是通过write data channel传输，是data group signal的ID标签，这个ID要和AWID进行匹配
  • BID 此ID通过write response channel传输，是response signal的ID标签，这个ID要和AWID和WID相匹配
  • ARID 此ID通过read address channel传输，是address group signal的ID标签
  • RID 此ID通过read data channel传输，是data group signal的ID标签，这个ID要和ARID相匹配

关于outstanding 和 out-of-order

  • outstanding指的是，在上一个transaction还没结束之前，就可以发送下一个transaction的地址，这个表明的是系统并行处理transaction的性能，outstanding是有一定深度的，也就是最多允许几个transaction进行outstanding。
  • out-of-order指的是返回时不需要按照发送的顺序进行返回，因为对于不同slavememory的访问速度是不同的，所以对于速度较快的slave可以先返回，较慢的可以后返回，即使发送到较慢slave的transaction是比较早的。但是这种情况是建立在他们（transaction）具有不同的ID标签的基础上。如果他们具有相同的ID标签，将只能按顺序返回

对于transaction的顺序，有以下几点规则

  • 对于来自不同主机的transactions，可以以任何顺序完成，没有完成顺序的限制
  • 对于来自同一个主机的transactions，但是拥有不同的ID，可以以任何顺序完成
  • 对于来自同一个主机并且具有相同的AWID标签的transaction，需要按照发送地址的顺序进行完成
  • 对于来自同一个主机并且具有相同的ARID标签的transaction，需要分为两种情况，
    • 第一种是如果访问的是同一个slave，则读取的数据需要按照收到的地址的顺序返回。
    • 第二种是如果访问的是不同的slave，interconnect需要保证返回的时候顺序和master发送的地址顺序相同
  • 如果ARID和AWID具有相同的值，在传输的顺序上没有相关的要求。如果主机有要求，那么是在第二个transaction开始时，第一个transaction必粗完全结束。

对于Read的顺序

如果是不同的ARID，则可以按照任意顺序发送或接收，

  • 从主机的角度，可以以任意顺序接收，并且还可以以interleave的方式接收
  • 从从机的角度，可以以任意顺序发送，不需要按照接收的顺序发送
    如果是相同的ARID，则必须按照顺序发送或接收
  • 从主机的角度，必须按照主机发送的地址的顺序进行接收
  • 从从机的角度，必须按照从机接收到的地址的顺序进行发送
    对于以上的read transaction，不管怎样都必须保证RID和ARID想匹配，对于去到不同从机的有着相同ARID的transaction，interconnect需要保证返回时的顺序和发送到slave的顺序相同，这个out-of-order的深度是可定义的，需要从机的设计者指定

对于普通的Write的顺序

如果slave不支持interleave，那就是普通的write顺序，不管是否具有相同的AWID，此时需要保证主机write的data需要按照address的顺序进行发送，从机的角度来看，就是按照接收address的顺序接收data
如果transaction来自不同的主机，那么需要保证写入的这些书序是按照地址顺序的

对于Interleave Write（AXI3）

interleave指的是不同AWID的transaction中的data可以interleave，从机需要指定支持的interleave的深度，一般默认为1，也就是不支持interleave的情况

对于Interconnect

如果master interface连接到了interconnect，interconnect会在ARID,AWID,WID上加入额外的bit，这个bit是独特的。
这个时候也就是说明master不需要考虑其他master的使用的ID，同时在slave interface的ID位宽要大于master的，因为加入了interconnect的ID bit

对于读操作，返回时的RID也将具有额外的bit，来让interconnect判断发送给哪个master，但是master不必考虑这个，因为interconnect将会在发送时将RID上额外的ID bit给去掉

一般建议master发出的ID有4位，interconnect加入额外的4位，slave支持8位的ID

听见你说
关注
专栏目录
AXI (Transaction ID & order model)
JayKe
04-01 1080
目录：AXI (Transaction ID & order model)1.Transaction ID：2.Transaction ordering：>对于读事务order而言:>对于写事务order而言:>读写事务对比:3.Width of transaction ID fields：4.Interconnect function：（1）转发功能（2）多机仲裁功能（3）读数据重排序功能 AXI (Transaction ID & order model) 1.Tra
AXI之ordering model
weixin_56631451的博客
03-29 846
本文对大家常提到的AXI协议的interleaving、out of order、reorder等概念进行了说明，并以实际的例子详细说明了三者之间的联系和区别。
AXI协议之读写命令保序
W1Z1Q的专栏
09-08 1万+
总的保序模型(Definition of the ordering model)： 为了提高总线数据传输带宽和利用率，AXI协议中masters可以outstanding传输，那么当多笔传输发生时，就需要保证每一笔都能按照预期的顺序来完成操作。AXI中当发生如下情况时，AXI必须做到保证先后顺序，即先发送的必须先到达目的地(device or memory)，也先...
AXI--Ordering
Alaka89的博客
06-20 1827
AXI支持Out-of-Order的completion和Outstanding的issue，从而提升了效率。 Outstanding Out-of-Order 对于同一端口相同ID的指令。必须要顺序完成；对于同一端口不同ID的指令，可以乱序完成；对于不同端口不同ID的指令，可以乱序完成。 ...
Memory Access Ordering Model
zzXiaoLong123456789的博客
02-26 197
Memory Access Ordering Model This interface is based on the JSR-133 Cookbook for Compiler Writers and on the IA64 memory model. It is the dynamic equivalent of the C/C++ volatile specifier. I.e., volatility restricts compile-time memory acces...
axi4 ordering model
07-28
AXI4引入了一个称为"ordering model"的概念，用于定义访问同一个slave的多个Device transaction之间的顺序关系。根据AXI4的ordering model，所有使用相同ID的Device transaction必须保序，这意味着它们必须按照发送...
Ordering Model
07-28
- *2* *3* [AXI之ordering model](https://blog.csdn.net/weixin_56631451/article/details/129832750)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_...
AXI4_specification.rar_AXI_AXI 协议_axi4
07-15
AXI (Advanced eXtensible Interface) 是一种高性能、低延迟的系统互连接口标准，广泛应用于嵌入式系统设计中。AXI4是AXI规范的第四代版本，为处理复杂的SoC（System on Chip）设计提供了强大的数据传输机制。在本...
axi_ad9361.rar_AXI_axi 9361_axi 9361_axi ad9361_axi 驱动
07-14
AXI_AD9361 是一个基于Verilog硬件描述语言设计的驱动工程，主要用于与Analog Devices公司的AD9361射频收发器进行接口交互。AD9361是一款高度集成的、双通道、全差分的收发器，广泛应用于软件定义无线电（SDR）、...
AXI协议解析(五)
Alfred的博客
01-01 6225
今天先来看一下传输标识（transaction identifier）的概念，主要是ID信号。 开始之前先讲几个概念，首先是outstanding（想不好怎么翻译，有的人译为超前）传输。如果没有outstanding能力，或者说outstanding=1时，主机的读操作顺序是：读地址命令->等待读数据返回->读地址命令->等待读数据返回->…如此往复。主机的写操作行为是：写地址->写数据->等待写响应返回->写地址->写数据->等待写响应返回->
AXI协议相关问题
最新发布
FPGA爱好者的博客
03-31 191
AXI协议(只问到outstanding)
AXI协议中的模棱两可的含义的解释
CrazyUncle的博客
05-07 4781
Cachable和bufferable     一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。 bufferable     Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种B...
关于AXI总线乱序传输的问题
messi_cyc的专栏
08-28 1万+
关于AXI总线中讲到的interleaved和out of order，这两个词讲到的是不是同一种情况呢？AXI总线中的乱序传输到底指的是那种情况呢？我自己也总结了一下对AXI总线中乱序传输的情况： 1、对于写传输，同一master发出的写地址可以和写数据乱序，如m1按顺序发出两个写命令CMD1和CMD2分别访问S1和S2，此时可以先向S2发送写数据再向S1发送写数据 2、对于读传输，同一sl
一致性协议理解：保序与order
a11214033的博客
03-18 4094
Order使用背景 1）除非特别要求，对Normal memory、Device RE的访问，同地址保序即可； 2）对Device nRE\Device nRnE的访问，需要对空间访问保序； 3）CHI中，互联不保证顺序，从相同channel发布的命令不一定按照相同顺序到达HN。 问题：那么CHI如何解决transaction顺序问题？ CHI中提供Comp、CompAck、Order这3种mechanism解决顺序问题，下文分别描述。 Comp mechanism Comp如何传递？ 为了
AXI中的传输类型——图文解释（Burst / Outstanding / Out-of-order 等）
热门推荐
Mr.翟的博客
01-08 3万+
文章目录一、Burst Transfer二、Outstanding Transfer三、Out-of-order Transfer四、Interleaving Transfer五、Narrow Transfer六、Unaligned Transfer 一、Burst Transfer   AXI burst读操作：master只需要发送burst的起始地址，slave会根据burst的起始地址与burst场地自动进行地址计算，将对应的数据与响应发送到master侧。        AXI burst写操作中
数字IC设计--------AMBA AXI协议（英文原版）
moshanghongfeng的博客
02-26 5772
AXI：AMBA Advanced eXtensible Interface (AXI) Protocol Specification chapter 1 Introduction about the AXI protocol AXI协议适用于高性能、高频率的系统设计，适用于高速的亚微米连接（submicron interconnect）。 最新一代的AMBA interface的主要目的是： 1、适用于高带宽、低延迟设计 2、不用复杂的bridge也能实现高频运行 3...
outstanding and out-of-order
qwaszx523的博客
12-19 1万+
 Ordering model ​AXI的控制和数据通道分离，可以带来很多好处。地址和控制信息相对数据的相位独立，可以先发地址，然后再是数据，这样自然而然的支持显著操作，也就是 outstanding 操作。Master访问slave的时候，可以不等需要的操作完成，就发出下一个操作。这样，可以让slave在控制流的处理上流水起来，达到提速的作 用。同时对于master，也许需要对不同的
AXI协议一些定义的区分
outlier001的博客
07-19 4108
1. outstanding 与out-of-order 正常情况下的master与salve的操作是： 读操作：master发送read addr，slave返回data，然后master发送下一笔read addr，salve返回下一笔data； 写操作：master发送write addr和data，salve返回response，然后master发送下一笔write addr和dat...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值