![](https://img-blog.csdnimg.cn/20190927151043371.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
lint SpyGlass CDC Questa_CDC
lint SpyGlass CDC Questa_CDC
Followex
asuka
展开
-
Synchronous and Asynchronous FIFO的一些相关问题
是同步fifo还是异步fifo?异步fifo为什么要通过打拍的方式做同步?fifo是基于credit base的,还是握手?如何cover credit耗尽的情况?什么情况下需要用到带反压的fifo?如果fifo不带反压,上游该如何控制读写节奏?fifo余量的检测机制?需不需要做余量检测?fifo内部的存储是用sram还是flip-flop构成的?各自的优缺点是什么?fifo水线怎么开启?用状态机实现fifo水线的控制逻辑?这个fifo的controller对应的interface协议是什么原创 2024-02-17 23:24:22 · 367 阅读 · 0 评论 -
复杂的Synchronous FIFO设计
FIFO,即First Input First Output,是一种先入先出的存储器,其功能是:用户将数据写入该器件进行存储,当用户读数据时,先写入的数据会被先读出,即读出的数据的顺序仍然是写入时的顺序。原创 2024-02-17 19:28:57 · 413 阅读 · 0 评论 -
同步缓冲器设计(Synchronous FIFO)
缓冲器又称为队列,是一种数据暂存的机制。缓冲器存在的必要是因为当数据传出端传出数据时,接收端不一定能实时地接收,如果接收端不能实时地接收,又无缓冲器的存在,数据将不可避免会遗失。如果输出输入端的时钟频率一致,称之为同步缓冲器,如果输出输入端的时钟频率不一致,称之为异步缓冲器。缓冲器能存储的数据个数,称之为其深度,每一个数据有多少位数,称之为其宽度。在使用缓冲器时必须了解,如果输入端不断地将数据写入,而输出端却不去将数据取走的话,就会造成Overflow。反之,若输出端不断地将数据取走,输入端却不将数据写原创 2024-02-17 19:25:56 · 671 阅读 · 0 评论 -
时钟信号和复位信号的来源
数字的总体复位信号来源于数字电路的电源VDD。模拟电路中有一个电压比较器,它包含一个阈值,当VDD上升到超过该阈值时,复位信号就拉高,否则就是低电平。假设VDD为1.8V,并且比较器的阈值为1.2V,当电压未升至1.2V之前时,复位信号为为0,当高于1.2V时复位信号为1。复位信号在模拟电路中常被称作POR(Power On Reset),即上电时产生的复位信号。复位信号在数字电路中常写作 rst_n, "_n"的意思是低电平有效,用低电平可以复位,取Negative一词的首字母,之所以用低电平复位,而不原创 2024-02-12 15:28:18 · 1103 阅读 · 0 评论 -
跨时钟域异步处理方法
信号分为电平信号和脉冲信号,也可以分为单比特信号和多比特信号。原创 2024-01-29 11:11:10 · 387 阅读 · 0 评论 -
lint error in casez (use spyglass)
使用spyglass是check lint时,check出一个error。spyglass里的error源代码这里,其实4’b0?0?和4’b?0?0已经包含了4’b0000的情况,所以三个分支存在冲突,还是需要全部列出来。之后将源代码修改如下,就没有w398此errors啦。原创 2024-01-15 23:39:19 · 365 阅读 · 0 评论 -
SpyGlass lint check
Design SetupGoal SetupAnalyze ResultsErrors fix原创 2023-12-13 15:04:11 · 413 阅读 · 0 评论