【AXI Stream协议的Master和Slave设计】

AXI Stream Master and Slave

0. 前言

• AXI Stream 协议是一种标准协议接口，在多个组件进行数据交换时使用。但一个master发送数据给接收数据的slave时，AXI Stream就可以作为数据发送的接口。(注：区别于AXI，AXIS的数据流向是单向的，从上游流向下游，而AXI的Master可以对Slave写还可以读)。AXI Stream接口同时支持多种不同的stream类型(Transfer, Packet, Frame, Data Stream)。
• 本文主要利用vivado生成的AXIS Master和AXIS Slave RTL文件。然后加入fifo来发送和接收数据，利用VCS和Verdi仿真验证。来warning up AXI Stream protocol.

1. 设计架构

1.1 Block Diagram

1.2 Signal Description

• parameter integer C_M_AXIS_TDATA_WIDTH = 32

• parameter integer C_M_START_COUNT = 32

• parameter integer C_S_AXIS_TDATA_WIDTH = 32