verilog
verilog
Followex
asuka
展开
-
寄存器 Flip-Flop
组合逻辑是电平输入和电平输出。(组合逻辑虽然符合人的思维习惯,并且元器件结构简单,但问题是如果输入含有毛刺,输出就有毛刺。eg. 如果输入信号突然从0变成1后又在短时间内恢复0,可以视为毛刺,输出信号受到输入信号的影响,也产生了毛刺)时序逻辑就是以时钟作为驱动源的电路。一个触发器,在时钟的驱动下,将D输入端的信号送到Q端输出。时序逻辑上的时钟,一个周期为一拍(1T)。复位信号rst_n解复位,该触发器才正常工作。触发器的Q端上一拍的D输出。如果是组合逻辑,则Q端应该在D变化的同时发生变化,但时序逻辑的特原创 2024-02-20 14:32:43 · 450 阅读 · 0 评论 -
面积换速度:Carry Look-ahead Adder
And from the different comparisions, we learned higher frequency requires higher gate count.原创 2024-02-19 13:35:33 · 372 阅读 · 0 评论 -
脉冲同步器(快到慢)
【代码】脉冲同步器(快到慢)原创 2024-02-18 14:38:10 · 794 阅读 · 0 评论 -
序列发生器
【代码】序列发生器。原创 2024-02-18 12:41:11 · 559 阅读 · 0 评论 -
上升沿检测
【代码】上升沿检测。原创 2024-02-18 12:35:29 · 371 阅读 · 0 评论 -
Synchronous and Asynchronous FIFO的一些相关问题
是同步fifo还是异步fifo?异步fifo为什么要通过打拍的方式做同步?fifo是基于credit base的,还是握手?如何cover credit耗尽的情况?什么情况下需要用到带反压的fifo?如果fifo不带反压,上游该如何控制读写节奏?fifo余量的检测机制?需不需要做余量检测?fifo内部的存储是用sram还是flip-flop构成的?各自的优缺点是什么?fifo水线怎么开启?用状态机实现fifo水线的控制逻辑?这个fifo的controller对应的interface协议是什么原创 2024-02-17 23:24:22 · 348 阅读 · 0 评论 -
复杂的Synchronous FIFO设计
FIFO,即First Input First Output,是一种先入先出的存储器,其功能是:用户将数据写入该器件进行存储,当用户读数据时,先写入的数据会被先读出,即读出的数据的顺序仍然是写入时的顺序。原创 2024-02-17 19:28:57 · 402 阅读 · 0 评论 -
同步缓冲器设计(Synchronous FIFO)
缓冲器又称为队列,是一种数据暂存的机制。缓冲器存在的必要是因为当数据传出端传出数据时,接收端不一定能实时地接收,如果接收端不能实时地接收,又无缓冲器的存在,数据将不可避免会遗失。如果输出输入端的时钟频率一致,称之为同步缓冲器,如果输出输入端的时钟频率不一致,称之为异步缓冲器。缓冲器能存储的数据个数,称之为其深度,每一个数据有多少位数,称之为其宽度。在使用缓冲器时必须了解,如果输入端不断地将数据写入,而输出端却不去将数据取走的话,就会造成Overflow。反之,若输出端不断地将数据取走,输入端却不将数据写原创 2024-02-17 19:25:56 · 666 阅读 · 0 评论 -
03. 驱动和负载
驱动(Driver)和负载(Load)如果将关注点聚焦到一个元器件上,则驱动就是这个元器件的输入信号,负载就是这个元器件的输出信号。如果关注点是芯片,则驱动就是这颗芯片的输入信号,负载就是这个元器件的输出信号。在verdi中,选中一个信号后,点击左上角的driver图标,则会找到此信号的驱动信号也即其作为负载时;点击load图标,则会找到此信号的负载信号也即其作为驱动时。在电路中所讨论的驱动和负载,往往其关注的是整个设计或者设计中的一块局部电路。通常可以将一个信号接入多少个门电路作为衡量驱动和负载大小原创 2024-01-26 15:57:41 · 438 阅读 · 0 评论 -
02. 电平信号和脉冲信号的转换
一个电平信号若想变成脉冲信号,有3种转换方式,一个电平a_latch可以经过处理,获得它的上升沿脉冲(抓取上升沿),下降沿脉冲(抓取下降沿),或同时得到其上升,下降的双沿脉冲(抓取双边沿)。电路设计是一个因果系统,即诱发因素先发生,相应结果后出现。有时,设计需要在电平上升沿或下降沿之前就起脉冲,那就不能用电平转脉冲的方法,而是需要去寻找什么因素引起电平的上升和下降,即去找更早的诱发因素。电平信号表示一种状态,只要这种状态存在,波形就持续为1,状态消失,波形就变为0,而脉冲表示一种命令,或触发信号。原创 2024-01-26 13:40:01 · 910 阅读 · 0 评论 -
01. for中循环变量i以及数组的range访问
如果i没有初始化的话,dc是报错i必须要初始化,而终点就不需要将终点设置为变量值时就没有问题啦。原创 2024-01-06 16:04:18 · 351 阅读 · 0 评论