上拉电阻和下拉电阻的作用及其选取原则

上拉电阻(Pull-Up)

所谓上拉电阻就是用一个电阻将VCC和单片机的IO口直接连接起来，目的是当IO在没有输出一个确定信号时将IO的电位钳在一个高电平上。
上拉电阻作用如下：
1.当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为 3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2.OC门电路必须使用上拉电阻，以提高输出的高电平值。
3.为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4.在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。
5.芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
6.提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7.长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。

下拉电阻(Pull-Down)

同理，下拉电阻是用电阻将GND和单片机的IO口直接连接起来，在单片机未确定输出电压时，将IO电位下拉至低电平。
1.提高电压准位:

• a.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
• b.OC门电路必须加上拉电阻，以提高输出的搞电平值。

2.加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
3.N/A pin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。同時管脚悬空就比较容易接受外界的电磁干扰。
4.电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
5.预设空间状态/缺省电位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得。
6.提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。

选取原则

上拉电阻阻值的选择原则包括:

1. 从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2. 从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3. 对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。