7.IIC驱动模块的代码

最新推荐文章于 2024-08-15 17:12:01 发布
最新推荐文章于 2024-08-15 17:12:01 发布
阅读量334 收藏
点赞数
分类专栏： FPGA的IIC编程 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43254508/article/details/129674694
版权 
module i2c_ctrl
#(
    parameter DEVICE_ADDR  = 7'b1010_000      , //i2c 设备地址
    parameter SYS_CLK_FREQ = 26'd50_000_000   , //输入系统时钟频率
    parameter SCL_FREQ     = 18'd250_000        //i2c 设备 scl 时钟频率
)
(
    input    wire              sys_clk        ,
    input    wire              sys_rst_n      ,
    input    wire              wr_en          ,
    input    wire              rd_en          ,
    input    wire              addr_num       ,
    input    wire    [15:0]    byte_addr      ,
    input    wire    [7:0]     wr_data        ,
    input    wire              i2c_start      ,
    output   reg               i2c_clk        ,
    output   reg               i2c_end        ,
    output   reg    [7:0]      rd_data        ,
    output   reg               i2c_scl        ,
    inout    wire              i2c_sda      
);
/参数定义//
//这里是为了生成i2c_clk信号，这个信号频率是i2c_scl的4倍，因为从系统时钟/i2c_clk时钟表示一个周期的计数值，
//i2c_clk半个周期翻转一次，所以要÷2，为了生成i2c_clk又要÷4，所以一共是÷8
localparam CNT_CLK_MAX = (SYS_CLK_FREQ/SCL_FREQ) >> 2'd3 ;
//状态机变量
localparam IDLE          =  'd0  ,
           START_1       =  'd1  ,
           SEND_D_ADDR   =  'd2  ,
           ACK_1         =  'd3  ,
           SEND_B_ADDR_H =  'd4  ,
           ACK_2         =  'd5  ,
           SEND_B_ADDR_L =  'd6  ,
           ACK_3         =  'd7  ,
           WR_DATA       =  'd8  ,
           ACK_4         =  'd9  ,
           STOP          =  'd10 ,
           START_2       =  'd11 ,
           SEND_RD_ADDR  =  'd12 ,
           ACK_5         =  'd13 ,
           RD_DATA       =  'd14 ,
           N_ACK         =  'd15 ;
/线网变量定义//
wire             w_sda_en           ;
wire             w_sda_in           ;
/寄存器变量定义
reg     [7:0]    r_cnt_clk          ;
reg     [3:0]    r_state            ;
reg     [2:0]    r_cnt_i2c_clk      ;
reg     [2:0]    r_cnt_bit          ;
reg              r_cnt_i2c_clk_en   ;
reg              r_ack              ;
reg              r_i2c_sda_reg      ;
reg   [7:0]      r_rd_data_reg      ;
/程序/
always@(posedge sys_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        r_cnt_clk <= 'd0;
    else if(r_cnt_clk == CNT_CLK_MAX -1'd1)
        r_cnt_clk <= 'd0;
    else
        r_cnt_clk <= r_cnt_clk +'d1;
end

always@(posedge sys_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        i2c_clk <= 'd0;
    else if(r_cnt_clk == CNT_CLK_MAX -1'd1)
        i2c_clk <= ~i2c_clk;
    else
        i2c_clk <= i2c_clk;
end

//状态转移
always@(posedge i2c_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        r_state <= IDLE;
    else
    case(r_state)
        IDLE         : 
            begin
                if(i2c_start == 'd1)
                    r_state <= START_1;
                else 
                    r_state <= IDLE;
            end
        START_1      : 
            begin
                if(r_cnt_i2c_clk == 'd3)
                    r_state <= SEND_D_ADDR;
                else
                    r_state <= START_1;
            end
        SEND_D_ADDR  : 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_cnt_bit == 'd7)
                    r_state <= ACK_1;
                else
                    r_state <= SEND_D_ADDR;
            end
        ACK_1        : 
            begin
                if(r_ack == 'd0 && r_cnt_i2c_clk == 'd3)begin
                    if(addr_num == 'd1)
                        r_state <= SEND_B_ADDR_H;
                    else
                        r_state <= SEND_B_ADDR_L;
                end
                else
                    r_state <= ACK_1;
            end
        SEND_B_ADDR_H: 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_cnt_bit == 'd7)
                    r_state <= ACK_2;
                else
                    r_state <= SEND_B_ADDR_H;
            end
        ACK_2        : 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_ack == 'd0)
                    r_state <= SEND_B_ADDR_L;
                else
                    r_state <= ACK_2;
            end
        SEND_B_ADDR_L: 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_cnt_bit == 'd7)
                    r_state <= ACK_3;
                else
                    r_state <= SEND_B_ADDR_L;
            end
        ACK_3        : 
            begin
                if(r_ack == 'd0 && r_cnt_i2c_clk == 'd3)begin
                    if(wr_en == 'd1)
                        r_state <= WR_DATA;
                    else if(rd_en == 'd1)
                        r_state <= START_2;
                    else
                        r_state <= r_state;
                end
                else
                    r_state <= ACK_3;
            end
        WR_DATA      : 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_cnt_bit == 'd7)
                    r_state <= ACK_4;
                else
                    r_state <= WR_DATA;
            end
        ACK_4        : 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_ack == 'd0)
                    r_state <= STOP;
                else
                    r_state <= ACK_4;
            end
        STOP         : 
             begin
                if(r_cnt_i2c_clk == 'd3 && r_cnt_bit == 'd3)
                    r_state <= IDLE;
                else
                    r_state <= STOP;
            end
        START_2      : 
            begin
                if(r_cnt_i2c_clk == 'd3)
                    r_state <= SEND_RD_ADDR;
                else
                    r_state <= START_2;
            end
        SEND_RD_ADDR : 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_cnt_bit == 'd7)
                    r_state <= ACK_5;
                else
                    r_state <= SEND_RD_ADDR;
            end
        ACK_5        : 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_ack == 'd0)
                    r_state <= RD_DATA;
                else
                    r_state <= ACK_5;
            end
        RD_DATA      : 
            begin
                if(r_cnt_i2c_clk == 'd3 && r_cnt_bit == 'd7)
                    r_state <= N_ACK;
                else
                    r_state <= RD_DATA;
            end
        N_ACK        : 
            begin
                if(r_cnt_i2c_clk == 'd3)
                    r_state <= STOP;
                else
                    r_state <= N_ACK;
            end
        default      :r_state <= IDLE;
        endcase
end

always@(posedge i2c_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        r_cnt_i2c_clk_en <= 'd0;
    else if(r_state == STOP && r_cnt_bit == 'd3 && r_cnt_i2c_clk == 'd3)
        r_cnt_i2c_clk_en <= 'd0;
    else if(i2c_start == 'd1)
        r_cnt_i2c_clk_en <= 'd1;
    else
        r_cnt_i2c_clk_en <= r_cnt_i2c_clk_en;
end

always@(posedge i2c_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        r_cnt_i2c_clk <= 'd0;
    else if(r_cnt_i2c_clk == 'd3)
        r_cnt_i2c_clk <= 'd0;
    else if(r_cnt_i2c_clk_en == 'd1)
        r_cnt_i2c_clk <= r_cnt_i2c_clk + 'd1;
    else 
        r_cnt_i2c_clk <= 'd0;
end

always@(posedge i2c_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        r_cnt_bit <= 'd0;
    else if(r_state == START_1 || r_state == ACK_1 || r_state == ACK_2 
            ||r_state == ACK_3 || r_state == ACK_4 || r_state == ACK_5 
            ||r_state == START_2 || r_state == IDLE || r_state == N_ACK
            ) 
        r_cnt_bit <= 'd0;
    else if((r_state == SEND_D_ADDR || r_state == SEND_B_ADDR_H || r_state == SEND_B_ADDR_L
            || r_state == SEND_RD_ADDR || r_state == RD_DATA  || r_state == WR_DATA) 
            && r_cnt_bit == 'd7 && r_cnt_i2c_clk == 'd3)
        r_cnt_bit <= 'd0;
    else if(r_state == STOP && r_cnt_bit == 'd3 && r_cnt_i2c_clk == 'd3)
        r_cnt_bit <= 'd0;
    else if(r_cnt_i2c_clk_en == 'd1 && r_cnt_i2c_clk == 'd3)
        r_cnt_bit <= r_cnt_bit+'d1;
    else
        r_cnt_bit <= r_cnt_bit;
end

always@(posedge i2c_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        i2c_end <= 'd0;
    else if(r_state == STOP && r_cnt_bit == 'd3 && r_cnt_i2c_clk == 'd3)
        i2c_end <= 'd1;
    else 
        i2c_end <= 'd0;
end

always@(*)begin
    if(!sys_rst_n)
        i2c_scl <=  'd1;
    case(r_state)
        IDLE        :
                i2c_scl <= 'd1;
        START_1       :
            begin
                if(r_cnt_i2c_clk == 'd3)
                    i2c_scl <= 'd0;
                else
                    i2c_scl <= 'd1;
            end
        SEND_D_ADDR , SEND_B_ADDR_H , SEND_B_ADDR_L , WR_DATA 
        , ACK_1 , ACK_2 , ACK_3 , ACK_4 , ACK_5 , RD_DATA
        , START_2 , SEND_RD_ADDR , N_ACK:
            begin
                if(r_cnt_i2c_clk == 'd1 || r_cnt_i2c_clk == 'd2)
                    i2c_scl <= 'd1;
                else
                    i2c_scl <= 'd0;
            end
        STOP          :
            begin
                if(r_cnt_i2c_clk == 'd0 && r_cnt_bit == 'd0)
                    i2c_scl <= 'd0;
                else
                    i2c_scl <= 'd1;
            end
        default : i2c_scl <= 'd1;
        endcase
end

always@(*)begin
    if(!sys_rst_n)
        r_i2c_sda_reg <= 'd0;
    else
    case(r_state)
    IDLE          :r_i2c_sda_reg <= 'd1;
    START_1       :
        begin
            if(r_cnt_i2c_clk <= 'd0)
                r_i2c_sda_reg <= 'd1;
            else
                r_i2c_sda_reg <= 'd0;
        end
    SEND_D_ADDR   :
        begin
            if(r_cnt_bit <= 'd6)
                r_i2c_sda_reg <= DEVICE_ADDR[6 -r_cnt_bit];
            else
                r_i2c_sda_reg <= 'd0;
        end
    ACK_1         :r_i2c_sda_reg <= 'd1;
    SEND_B_ADDR_H :r_i2c_sda_reg <= byte_addr[15 - r_cnt_bit];
    ACK_2         :r_i2c_sda_reg <= 'd1;
    SEND_B_ADDR_L :r_i2c_sda_reg <= byte_addr[7 - r_cnt_bit];
    ACK_3         :r_i2c_sda_reg <= 'd1;
    WR_DATA       :r_i2c_sda_reg <= wr_data[7 - r_cnt_bit];
    ACK_4         :r_i2c_sda_reg <= 'd1;
    STOP          :
        begin
            if(r_cnt_bit == 'd0 && r_cnt_i2c_clk < 'd3)
                r_i2c_sda_reg <= 'd0;
            else
                r_i2c_sda_reg <= 'd1;
        end
    START_2       :
        begin
            if(r_cnt_i2c_clk <='d1)
                r_i2c_sda_reg <= 'd1;
            else
                r_i2c_sda_reg <= 'd0;
        end
    SEND_RD_ADDR  :
        begin
            if(r_cnt_bit <= 'd6)
                r_i2c_sda_reg <= DEVICE_ADDR[6 -r_cnt_bit];
            else
                r_i2c_sda_reg <= 'd1;
        end
    ACK_5         :r_i2c_sda_reg <= 'd1;
    RD_DATA       :r_i2c_sda_reg <= 'd1;
    N_ACK         :r_i2c_sda_reg <= 'd1;
    default       :r_i2c_sda_reg <= 'd1;
    endcase
end

assign w_sda_en = ((r_state == ACK_1) || (r_state == ACK_2) || (r_state == ACK_3) || (r_state == ACK_4)
                    || (r_state == ACK_5) || (r_state == RD_DATA))? 'd0 : 'd1;
                    
assign i2c_sda = (w_sda_en == 'd1)? r_i2c_sda_reg : 'bz;

assign w_sda_in = i2c_sda;
/*用组合逻辑自己赋值自己会锁存
always@(*)begin
    if(!sys_rst_n)
        r_ack <= 'd0;
    else 
    case(r_state)
    IDLE,START_1,SEND_D_ADDR,SEND_B_ADDR_H,SEND_B_ADDR_L,
    WR_DATA,START_2,SEND_RD_ADDR,RD_DATA,N_ACK:
        r_ack <= 1'd1;
    ACK_1,ACK_2,ACK_3,ACK_4,ACK_5:
        if(r_cnt_i2c_clk == 'd0)
            r_ack <= w_sda_in;
        else 
            r_ack <= r_ack;
    default:r_ack <= 1'd1;
    endcase
end
*/
always@(posedge i2c_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        r_ack <= 'd0;
    else 
    case(r_state)
    IDLE,START_1,SEND_D_ADDR,SEND_B_ADDR_H,SEND_B_ADDR_L,
    WR_DATA,START_2,SEND_RD_ADDR,RD_DATA,N_ACK:
        r_ack <= 1'd1;
    ACK_1,ACK_2,ACK_3,ACK_4,ACK_5:
        if(r_cnt_i2c_clk == 'd1)
            r_ack <= w_sda_in;
        else 
            r_ack <= r_ack;
    default:r_ack <= 1'd1;
    endcase
end
/*用组合逻辑自己赋值自己会锁存
always@(*)begin
    if(!sys_rst_n)
        r_rd_data_reg <= 'd0;
    else 
    case(r_state)
    IDLE:
        r_rd_data_reg <= 'd0;
    RD_DATA:
        begin
            if(r_cnt_i2c_clk == 'd2)
                r_rd_data_reg[7-r_cnt_bit] <= w_sda_in;
            else
                r_rd_data_reg <= r_rd_data_reg;
        end
    default :r_rd_data_reg <= r_rd_data_reg;
    endcase
end
*/
always@(posedge i2c_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        r_rd_data_reg <= 'd0;
    else 
    case(r_state)
    IDLE:
        r_rd_data_reg <= 'd0;
    RD_DATA:
        begin
            if(r_cnt_i2c_clk == 'd1)
                r_rd_data_reg[7-r_cnt_bit] <= w_sda_in;
            else
                r_rd_data_reg <= r_rd_data_reg;
        end
    default :r_rd_data_reg <= r_rd_data_reg;
    endcase
end

always@(posedge i2c_clk or negedge sys_rst_n)begin
    if(!sys_rst_n)
        rd_data <= 8'd0;
    else if(r_state == RD_DATA && r_cnt_bit == 3'd7 && r_cnt_i2c_clk == 2'd3)
        rd_data <= r_rd_data_reg;
    else
        rd_data <= rd_data;
end


endmodule

 注意：和野火官方的代码相比我这里做了两处修改，分别是对r_ack，和r_rd_data_reg信号的赋值上。如果用野火的代码，它用的是组合逻辑赋值的方式，但是在组合逻辑中如果把自己的值赋值给自己会产生锁存器，这是我们不想要的，在编译的时候会报警告
 所以在这里，我们r_ack和r_rd_data_reg用时序逻辑的方式进行赋值，效果是一样的。这里讲一下r_ack的赋值，野火的代码逻辑是一到ACK_1,ACK_2,ACK_3,ACK_4,ACK_5,就采样信号的输入，然后保持不变。但是我们在时序逻辑中r_ack的赋值时ACK_1,ACK_2,ACK_3,ACK_4,ACK_5状态下信号稳定的时候再去采样，感觉会更好一点，同时能产生锁存器的问题

秘术师和二娃
关注
专栏目录
IIC驱动程序
12-04
IIC驱动IIC驱动IIC驱动IIC驱动IIC驱动IIC驱动IIC驱动IIC驱动IIC驱动IIC驱动
stm32驱动模块部分代码。。。。。。。。。。
07-27
stm32f103系列寻轨迹小车，代码中主要包含的是小车的驱动部分，用的是l298n，
老五家 LCD屏 ST7539 I2C接口 128*32
最新发布
weixin_44057207的博客
08-15 437
16字符：阳码&列行式&逆向&32。老五 0.6元LCD。命令地址: 3E。
IIC驱动代码
m0_51100498的博客
10-09 157
对于延时在正点的文章里解释的是：为了控制IIC的读写速度，通过示波器检测读写速度在250KHz内，所以一秒钟传送500Kb数据，换算一下即一个bit位需要2us，在这个延时时间内可以让器件进行获得一个稳定性的数据采集。那么IIC在MCU开发者应聘中是必不可少的提问的一个问题，所以我在正点原子和一个大哥的例子上学习，再修改一些自己所理解的注释，方便能更容易的理解代码的意思。在IIC底层中无非就是开始信号、结束信号、应答信号、不应答信号、发送一个字节、接收一个字节。
IIC驱动源代码基于字符设备（写的不错）
05-01 705
 2.1 驱动源代码#include #include #include #include #include #include #include #include #include #include #include #define DEVICE          "TEST_IIC"#define DATA_LEN        6int major = 233;int minor =
linux开发arm音量加减代码,arm-linux学习：最简驱动模块(示例代码)
weixin_42515336的博客
05-12 145
内核驱动linux操作系统支持多种硬件平台和处理器平台，但是每个硬件平台的其它外设是不完全相同的，外设芯片的性能也是在不断提升的，要兼容这些外设硬件，就必须有一个灵活的设备驱动层。驱动分类是指只能一个字节一个字节读写的设备，不能随机读取设备内存中的某一数据，读取数据需要按照先后数据。字符设备是面向流的设备，常见的字符设备有鼠标、键盘、串口、控制台和LED设备等。字符设备在/dev/目录下会有一个设...
字符设备驱动模块与测试代码编写(转)
weixin_30512785的博客
10-26 187
设备驱动程序：以内核模块的形式存在也就是*.ko 设备驱动程序和系统调用关系.系统调用：应有程序和操作系统（内核） 之间的接口(应用程序与内核的交互)设备驱动程序：内核和设备硬件之间接口（内核与硬件的交互） 整个过程实现了应用程序间接访问了底层的硬件。 test.c中调用open-----》系统调用（sys_open()）----->file_operation{.open = led...
IIC驱动模块IP工程
05-03
总之，IIC驱动模块IP工程是构建嵌入式系统的关键部分，通过精心设计和验证，能实现高效可靠的IIC通信，为各种应用场景提供稳定的数据传输通道。在具体设计过程中，工程师需充分理解IIC协议规范，关注时序、错误处理...
iic.rar_IIC scl sda_IIC.总线代码_iic代码Verilog_iic源码_verilog IIC
09-21
在Verilog代码中，通常会定义模块（module）来表示IIC总线的控制器，这个模块会包含输入和输出端口。输入端口可能包括SCL时钟、SDA数据线、以及其他控制信号，如开始/停止信号。输出端口则可能包括驱动SCL和SDA的...
IIC.rar_IIC_IIC 驱动
09-14
4. 设备驱动模块：针对具体IIC设备的控制函数，例如配置设备寄存器、读写数据等。 5. 中断处理模块（如果适用）：处理IIC通信过程中的中断事件，提高系统响应速度。 6. 锁管理模块：确保在多线程环境下，I2C总线的...
易语言驱动模块源码
04-09
易语言驱动级编程模块源码，是学习易语言驱动编程的好东西
电机驱动模块L298N
07-14
最近在开发一个基于STM32的智能小车，用的底板是野火ISO mini的板子。如图： 这里有个电机驱动模块L298N，说起它，我还真的泪奔，前阵子被卖家坑了，拿上去一接电源马上就烧了，这都怪我粗心大意没有去量电压，那个5V的输出口居然是输出12V，把我的普中51板烧坏了，o(︶︿︶)o 唉，说多了都是泪。 后来买了下面这个模块，其实跟我第一次买的差不多，如图： 这次就没有那个问题了。 我简单说一下该模块和电机，单片机，以及电源的连接方法。 电机输出ABCD分别接两个电机，电机的工作电压是12V,记得啦，三节电池一般就够了，因为这个电压才足够去驱动小车行驶。 L298N逻辑电压输出就是5V，直接给单片机开发板作为供电电压,接到VCC即可。 信号输入就直接接单片机的IO口，这样的话，驱动电机就可以直接对IO口进行写操作。 关于IO的操作看下图： 关于这个模块最棘手的问题，切记了，模块一定要共地，也就是说，电源有两个，一个12V的给小车的电机供电的，一个5V给单片机供电的，但是GND一定要接到一起，不然小车不能动!
IIC经典驱动程序.c
05-14
IIC经典驱动程序，可以驱动IIC系列外围硬件，简单易懂，可以稍加修改放置于自己程序中。 总线信号 ： 　　SDA ：串行数据线 　　SCL ：串行时钟 总线空闲状态 ： 　　SDA ：高电平 　　SCL ：高电平 起始位：SCL为高电平期间 SDA出现下降沿 终止位：SCL为高电平期间 SDA出现上升沿 数据传输 ：SDA的数据在SCL高电平期间被写入从机。所以SDA的数据变化要发生在SCL低电平期间。 IIC时钟频率：不高于400K 应答：当IIC主机（不一定是发送端还是接受端）将8位数据或命令传出后，会将SDA信号设置为输入，等待从机应答（等待SDA由高电平拉为低电平） 若从机正确应答，表明数据或者命令传输成功，否则传输失败，注意，应答信号是数据接收方发送给数据发送方的。 IIC器件地址：每一个IIC器件都有一个器件地址，有的器件地址在出厂时地址就设定好了，用户不可以更改,比如OV7670的地址为0x42。有的器件例如EEPROM，前四个地址已经确定为1010，后三个地址是由硬件链接确定的，所以在这种情况下一 个IIC总线最多能连8个EEPROM芯片。
21.IIC协议驱动OLED
07-04
**I2C协议驱动OLED显示模块** I2C（Inter-Integrated Circuit）协议是一种简单、高效的串行通信协议，广泛应用于嵌入式系统中，尤其是微控制器与各种外围设备之间的通信。STM32作为一款广泛应用的微控制器，其丰富...
IIc.rar_IIC_iic驱动_linux iic_嵌入式linux 驱动
09-23
本文将深入探讨嵌入式Linux下的IIC驱动程序，并以"IIc.rar"中的"IIc.c"源代码为例，解析其工作原理和关键实现。 IIC协议是由Philips公司（现NXP半导体）设计的一种低速、两线制的通信协议，适合近距离、低速率的...
IIC协议--附完整驱动代码
c123pp的博客
07-18 1343
开漏输出：让输出端口有效输出高电平（上拉电阻的作用）且保证不短路（相当于VCC与GND之间多了一个电阻），且开漏输出能构成线与，简化电路。 短路原因：由于多个GPIO口连接到一根线上，当一个IO输出低电平时，另一个IO输出高电平就会造成短路。 线与，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。 在通信的过程中以下细节： 1、总线空闲状态时，SDA与SCL处于高电平状态 2、SCL高电平期间，SDA须保持稳定。当SDA状态需要改变时最好在SCL低电平状态（SCL高电平时，SDA状态改
IIC驱动
赶紧十八丶
11-17 2504
1. I2C体系结构分析 1.1首先进入linux内核的driver/i2c目录下,如下图所示: 其中重要的文件介绍如下: 1)algos文件夹(algorithms) 里面保存I2C的通信方面的算法 2)busses文件夹 里面保存I2C总线驱动相关的文件,比如i2c-omap.c、 i2c-versatile.c、 i2c-s3c2410.c等。 3)chips文件夹 里面保存I2C设备驱动相关的文件 4)i2c-core.c 这个文件实现了I2C核心的功能(I2C总线的初...
IIC 针对EEPROM的驱动代码
none
06-01 1114
EEprom有个特点写数据的时候要注意扇区的划分，读数据时就没有这个问题。 1. 1st :write bytes /************************************** * send one byte to I2C for eep **************************************/ static int I2CByteTX(uint8_t
9.1 IIC驱动源码分析
weixin_34360651的博客
01-08 273
学习目标：分析linux内核源码下的i2c总线驱动 drivers/i2c/busses/i2c-s3c2410.c 和 driver/i2c/chips/eeprom.c 设备驱动； 一、i2c驱动框架 在drivers/i2c/目录下查看文件结构可看到： 其中， 1）Busses: I2C总线驱动相关的文件。例如i2c-s3c2410.c. 2）Chips: I2C...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值