出现如标题一样的error,可以通过减小gmin,增加cmin或者增大reltol来实现电路的收敛,gmin和reltol在ADE的simulation->option->analog里找到,cmin在tran->option里
error:No convergence achieved with the minimum time step specified
最新推荐文章于 2024-08-11 23:46:27 发布
出现如标题一样的error,可以通过减小gmin,增加cmin或者增大reltol来实现电路的收敛,gmin和reltol在ADE的simulation->option->analog里找到,cmin在tran->option里