小武学fpgastep5

时钟ip核的使用
PLL跟MMCM的区别

mmcm可以动态调正，可以输出反向等等啥的。pll不可以动态调整（简要理解）。

BUFG全局时钟
控制任何地方的时钟
CLOCK REGION bufr
局部时钟
BUFIO只能控制io口

locked拉高才输出

创建步骤1.在ipcatalog那里搜索clock往下滑找到clocking wizard

2.参数选择

colckingfeatures//（仅仅只是我的极简版理解，可能还有别的功能）
允许输出不同频率的时钟
可以知道相位
动态调整 通过axi4接口协议，动态调整时钟频率（选了这个下面的AXI4才能选择）
输出延迟，稳定之后才输出

//电源优化
支持MMCM的扩频时钟
改变输出相位

jitter
性能平衡，
最小输出抖动
最大输入抖动，

3.选择输出通道，四个输出时钟。

 4.注意最下面的一些选择。

locked为高才输出
powerdown 输入端口
resetyype 低电平复位，正点原子是低电平，其他的话自己设计的时候是啥就是啥。

5.调用在这里就可以选择，进行调用了。

 6.创建tb文件并在simulation中进行仿真。具体就看simulation那一章.veo文件是是例化的ip核的文件

书接上章手动写约束文件定义管脚，可以将输出幅值跟管脚写在同一行注意大括号以及空格不然会导致出现问题。